110 地方特考四等 電力工程 電子學概要 考古題詳解
第 一 題20 分
一、假設圖一電路中的二極體為理想二極體,試描述此電路的轉換特型,即描述在不同輸入電壓 值的狀況下,其所對應輸出電壓 的值為何?(20 分)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查理想二極體的導通與截止判斷,以及二極體限幅電路的輸入—輸出轉換特性。
理想二極體具有:
- 導通時:,可視為短路。
- 截止時:,可視為開路。
圖一中, 負責負向限幅, 負責正向限幅。由於各參考電池及電阻均納入電路,導通時的輸出限幅點需由電阻分壓計算,並非直接等於 。
解題方法
設下方共同節點為接地,輸入端串聯電阻與兩支限幅支路的電阻皆為 。
一、兩顆二極體皆截止
當 均截止時,輸出端沒有電流流入支路,因此輸入端串聯的 電阻沒有壓降:
此狀態必須滿足輸出電壓介於兩個導通臨界值之間,故暫定條件為:
二、 導通:正向限幅
當輸入電壓過大時, 導通。 導通後,該支路等效為輸出端經過 電壓源,再經 電阻接地。
以支路向下的電流 表示:
由輸入端串聯電阻:
代入得:
因此:
開始導通的臨界點為 。所以此區域條件為:
三、 導通:負向限幅
當輸入電壓過小時, 導通。左側電池上端為負端,因此其參考電位相對於下方電阻端低 。
令流經左支路、方向向下的電流為 ,則:
第 二 題20 分
二、如圖二的電路,若 為一個小的弦波信號,平均為零,而此電晶體的 為 。(20 分) (一) 當射極電流和集極電壓分別為 和 時,請求 和 值。 (二) 當 ,且爾利電壓(Early voltage) 時,請畫出放大器的小信號 型等效電路,並求整體的電壓增益。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 BJT 共射極放大器的:
- 直流偏壓分析
- 、、、 的關係
- 小信號 型等效電路
- 晶體管參數 、、
- 電壓增益及訊號源內阻造成的輸入衰減
採用一般矽質 BJT 近似:
(一)求 與
1. 求基極、射極電壓
由圖可知,輸入信號平均為零,因此直流時基極接地:
因此
射極電阻接至 ,故 兩端電壓為
已知
所以
2. 求集極電流
由
可得
代入 :
3. 求
已知集極電壓
上端接 ,因此其兩端電壓為
所以
(二)小信號 型等效電路與整體電壓增益
1. 小信號參數
晶體管跨導為
基極—射極小信號電阻為
考慮 Early effect:
2. 小信號 型等效電路
在中頻小信號分析中:
- 與 皆視為交流接地。
- 輸入、輸出耦合電容視為短路。
- 射極旁路電容視為短路,因此射極為交流接地。
- 直接接在集極交流節點與地之間。
- 接於集極與射極之間;因射極為交流接地,所以等效為集極至地的 。
電路可用文字表示為:
第 三 題20 分
三、圖三為一 IC 源極隨耦器,當 NMOS 電晶體的 ,爾利電壓(Early voltage),,,且過驅電壓(overdrive voltage)。(20 分) (一) 請求此電路的電壓增益 和輸出電阻 值。 (二) 若接上 負載電阻時,電壓增益將變為多少?
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 NMOS 源極隨耦器(source follower) 的小訊號分析,需考慮:
- 跨導
- 輸出電阻 (Early effect)
- 基體效應跨導
- 源極隨耦器的電壓增益與輸出電阻
圖中汲極接 ,交流等效為接地;基體端 也接地。偏壓電流源視為理想電流源,其小訊號輸出電阻為無限大。
解題方法
1. 求汲極電流與跨導
已知:
MOSFET 跨導為:
因此:
汲極電流:
2. 求 與
Early effect 所造成的輸出電阻:
所以:
題目給定:
採用 :
3. 求無負載電壓增益
對輸出端 寫小訊號節點方程。由於汲極與基體皆為交流接地:
整理得:
第 四 題20 分
四、圖四為共源極(CS)放大器的高頻等效電路模型。若信號源內部電阻 ,同時放大器具有 、、、、 及 。(20 分) (一) 請求出此放大電路的中頻增益 、上 3-dB 頻率 以及零點頻率值。 (二) 若用另一個具有同樣大的 但小一點 的 MOSFET 去替換原本的電晶體,若想達到 的 ,求 最大可為多少?
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 MOSFET 共源極放大器的:
- 中頻電壓增益
- Miller effect(米勒效應)
- 高頻極點與上 3-dB 頻率
- 閘極—汲極電容 所造成的零點
交流分析時,電源視為接地,故 MOSFET 源極為交流接地。
一、等效電阻與中頻增益
汲極端等效電阻為
由信號源到閘極的衰減為
閘極至輸出的中頻增益為
因此由信號源至輸出的中頻增益
負號表示共源極放大器具有反相特性。
二、上 3-dB 頻率
1. 輸入端 Miller 等效電容
閘極至汲極的電壓增益為
由 Miller 定理, 在輸入端的等效電容為
因此輸入端總等效電容為
信號源看到的輸入等效電阻為
所以輸入端主導極點為
2. 輸出端極點驗算
輸出端 Miller 等效電容為
輸出端極點為
第 五 題20 分
五、請回答下列問題: (一) 請畫出三輸入 NAND 閘的 CMOS 電路。(10 分) (二) 請畫出圖五中 PDN 相對應的 PUN 電路,然後畫出完整的 CMOS 邏輯電路。又此電路所實現的布林函數為何?(10 分)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
CMOS 邏輯電路由兩部分組成:
- PUN(Pull-Up Network):由 PMOS 構成,負責將輸出拉至 。
- PDN(Pull-Down Network):由 NMOS 構成,負責將輸出拉至接地。
NMOS 在輸入為 時導通,PMOS 在輸入為 時導通。CMOS 電路的 PUN 與 PDN 必須互為對偶網路:
- NMOS 串聯 ↔ PMOS 並聯
- NMOS 並聯 ↔ PMOS 串聯
(一)三輸入 NAND 閘的 CMOS 電路
三輸入 NAND 的布林函數為
PDN
輸出為低準位的條件為 ,因此三個 NMOS 串聯:
Y ── NMOS(A) ── NMOS(B) ── NMOS(C) ── GND
PUN
PDN 中三個 NMOS 串聯,因此對偶的 PUN 為三個 PMOS 並聯:
┌── PMOS(A) ──┐
VDD ─────────┼── PMOS(B) ──┼──── Y
└── PMOS(C) ──┘
完整 CMOS 電路可表示為:
VDD
│
┌─────────┼─────────┐
│ │ │
PMOS(A) PMOS(B) PMOS(C)
│ │ │
└─────────┼─────────┘
│
Y
│
NMOS(A)
│
NMOS(B)
│
NMOS(C)
│
GND
因此:
- 時,PDN 導通,。
- 只要 中有一個為 ,至少有一個 PMOS 導通,。
(二)圖五的 PUN 與完整 CMOS 邏輯電路
1. 判讀圖五的 PDN
圖五中:
- 所控制的 NMOS 為一條獨立支路。
- 、 所控制的兩個 NMOS 串聯成另一條支路。
- 這兩條支路彼此並聯。
因此 PDN 的導通條件為
也就是當 ,或當 時,輸出被拉至接地。
2. 畫出相對應的 PUN
將 PDN 取對偶:
- PDN 的並聯結構改為 PUN 的串聯結構。
- PDN 中 、 的串聯結構改為 PUN 中 、 的並聯結構。
所以 PUN 為:
- PMOS 與
- PMOS 、 的並聯組合
彼此串聯。