112 公務人員升官等薦任 電子工程 電子學 考古題詳解

核心觀念

圖一是 $RC$ 低通電路接上理想放大器。理想放大器的輸入阻抗無限大，因此不會從 $RC$ 節點取電流；輸出電壓等於該節點電壓乘上增益 $K$。

(1) 電壓轉移函數

令電阻與電容之間的節點電壓為 $v_x(\omega)$。由節點電流定律：

整理得：

所以：

理想放大器輸出為 $v_o(\omega)=K v_x(\omega)$，因此電壓轉移函數為：

(2) 頻寬 $\omega_o$

低頻時，$\omega RC\ll 1$，所以 $|T(\omega)|\approx |K|$。低通電路的頻寬上限定義為增益降至低頻值的 $1/\sqrt{2}$ 倍之頻率，也就是 $-3\text{ dB}$ 截止頻率。

由轉移函數取振幅：

令 $\omega=\omega_o$，並令 $|T(\omega_o)|=|K|/\sqrt{2}$：

因此：

此處 $\omega_o$ 的單位為 $\text{rad/s}$；若換算成頻率 $f_o$，則 $f_o=1/(2\pi RC)$。

(3) 振幅與波德圖

將 $\omega_o=1/(RC)$ 代入振幅式，並以 $x=\omega/\omega_o$ 表示正規化頻率：

核心觀念

本題考查理想運算放大器的負回授分析，以及輸入偏壓電流造成的輸出偏移。

本質增益為無限大且電路處於負回授線性工作時，兩輸入端電壓相等：

$V_-=V_+.$

題圖中的 $I_{B1}$、$I_{B2}$ 電流箭頭皆向下，表示電流由輸入節點流向地。因此需在兩輸入節點分別套用 Kirchhoff 電流定律（KCL）。

解題方法與推導

(1) 推導輸出電壓 $V_o$

先分析非反相端。該節點經 $R_b$ 接地，並有 $I_{B2}$ 流向地。以流出節點的電流為正，KCL 為

$\frac{V_+}{R_b}+I_{B2}=0,$

所以

$V_+=-I_{B2}R_b.$

由負回授的虛短條件，

$V_-=V_+=-I_{B2}R_b.$

再對反相端節點套用 KCL。流經 $R_a$、$R_f$ 的電流及偏壓電流 $I_{B1}$ 均以流出節點為正：

$\frac{V_-}{R_a}+\frac{V_--V_o}{R_f}+I_{B1}=0.$

整理得

$V_o=V_-\left(1+\frac{R_f}{R_a}\right)+I_{B1}R_f.$

代入 $V_-=-I_{B2}R_b$：

$\boxed{V_o=I_{B1}R_f-I_{B2}R_b\left(1+\frac{R_f}{R_a}\right)}.$

(2) 偏壓電流相等時，使 $V_o=0$ 的 $R_b$

令 $I_{B1}=I_{B2}=I_B$，並令輸出電壓為零：

$0=I_BR_f-I_BR_b\left(1+\frac{R_f}{R_a}\right).$

核心觀念

本題考差動對的直流偏壓，以及以 BJT 混合 $\pi$ 模型求差模電壓增益。直流時，匹配電晶體且兩基極電壓相同，尾電流平均分配；交流差模時，兩側電路對稱反相，公共射極點為交流虛接地。

解題方法

（1）直流分析

兩基極皆為 $0\ \mathrm{V}$，所以射極電壓為

尾電阻兩端電壓為 $(-0.7)-(-8)=7.3\ \mathrm{V}$，因此總射極電流

兩電晶體匹配且基極電壓相同，故各分得約 $1\ \mathrm{mA}$ 射極電流。依題目給定 $\alpha_{DC}\approx1$，$I_{C1}\approx1\ \mathrm{mA}$。因此

$V_{CE1}=5.5-(-0.7)=6.2\ \mathrm{V}$，集極電壓高於射極電壓且基極—集極接面為反向偏壓，故 $Q_1$、$Q_2$ 均工作於正向主動區。

（2）交流分析

中頻小信號分析時，直流電源視為交流接地，耦合電容視為短路；$r_o=\infty$，所以不放入輸出電阻。完整混合 $\pi$ 模型可表示如下：

核心觀念

互斥或閘（XOR）的輸出在兩個輸入不同時為 $1$，相同時為 $0$。因此，$Y=1$ 的情形只有 $(A,B)=(0,1)$ 與 $(1,0)$。本題再依布林代數的積之和形式，將這兩個輸出為 $1$ 的輸入組合寫成最小項，並以互補訊號設計 CMOS 上拉與下拉網路。

解題方法

(1) 真值表

逐一列出 $A$、$B$ 的四種輸入組合；兩輸入不同時，輸出 $Y=1$。

(2) 積之和表示式

由真值表找出 $Y=1$ 的兩列：

• $A=0,\ B=1$：對應最小項 $\overline{A}B$
• $A=1,\ B=0$：對應最小項 $A\overline{B}$

將最小項相加，得到積之和表示式：

(3) 上拉網路（Pull-up Network）

上拉網路由 PMOS 組成。PMOS 在閘極輸入為 $0$ 時導通；因此，控制條件應對應 $Y=1$ 的兩種情況。

以 $\overline{A}B+A\overline{B}$ 表示上拉條件時：

• $\overline{A}B$ 支路：$\overline{A}$ 控制的 PMOS 與 $B$ 控制的 PMOS 串聯。
• $A\overline{B}$ 支路：$A$ 控制的 PMOS 與 $\overline{B}$ 控制的 PMOS 串聯。
• 兩支路彼此並聯，連接於 $V_{DD}$ 與輸出 $Y$ 之間。