110 鐵路特考高員三級 電子工程 半導體工程 考古題詳解

核心觀念

四點探針法用來量測半導體材料的電阻率或片電阻。四根探針排列在同一直線上，間距相等，依序為 $S_1,S_2,S_3,S_4$。量測時以外側兩根探針 $S_1、S_4$ 通入電流 $I$，內側兩根探針 $S_2、S_3$ 量取電壓差 $V$，再由 $V/I$ 換算材料電阻率。

架構安排與理由

• 外側探針供電流：讓電流由 $S_1$ 注入試片，並由 $S_4$ 流出。外側探針的接觸電阻會影響電流源所需的輸出電壓，但不直接列入內側電壓的量測。
• 內側探針量電壓：電壓計接在 $S_2、S_3$ 之間。電壓計輸入阻抗很高，因此流入電壓量測端的電流近似為零，內側探針的接觸電阻上幾乎沒有壓降。
• 四探針共線且等間距：使電流分布及量測幾何條件明確，便於使用標準幾何修正因子換算電阻率；試片尺寸與厚度不同時，修正因子也不同。

因此，此安排主要是把供電流與量電壓的端點分開，降低探針與半導體表面之接觸電阻對量測結果的影響。

解題方法與公式

核心觀念

這題考查化學氣相沉積（CVD）中，反應溫度如何影響薄膜成長速率，並由此判斷速率受哪一個步驟控制。典型 CVD 成長可分為反應物傳送至基板表面，以及反應物在表面吸附、分解或反應等步驟；其中較慢的步驟通常決定整體成長速率。

兩種典型的「成長速率—溫度」關係為：

1. 低溫區：表面反應控制
2. 高溫區：質量傳輸控制

解題方法

先辨認成長速率對溫度的敏感程度，再連結到控制步驟：

1. 表面反應控制：升溫使成長速率明顯增加

在較低溫度下，反應物已傳送到基板表面，但表面化學反應的速率較慢，因此整體成長速率受表面反應控制。表面反應速率常符合 Arrhenius 關係：

其中 $R$ 為成長速率、$R_0$ 為前因子、$E_a$ 為活化能、$k$ 為波茲曼常數、$T$ 為絕對溫度。溫度提高時，具有足夠能量跨越活化能障礙的反應物比例增加，表面反應加快，故成長速率對溫度相當敏感。

2. 質量傳輸控制：升溫後成長速率對溫度不敏感

在較高溫度下，表面化學反應已足夠快速，反應物供應至基板表面的速度成為瓶頸，整體成長速率遂受氣相質量傳輸控制。此時即使再升高溫度，成長速率通常只小幅變化，呈現近似平台。

這兩種機制可簡要表示為：

核心觀念

照光後，電子與電洞濃度不再符合單一費米能階的平衡關係，需分別以電子準費米能階 $E_{Fn}$ 與電洞準費米能階 $E_{Fp}$ 描述：

其中 $E_i$ 為本質能階。穩態照光下，每秒產生的電子－電洞對與復合相平衡，因此過量載子濃度為

本題未提供溫度，以下採半導體題目常用的室溫 $T=300\ \mathrm{K}$，並假設照光達穩態。此時 $kT\approx 0.02585\ \mathrm{eV}$。

解題方法

題目給的產生率為每 $\mu\mathrm{s}$ 產生 $10^{13}\ \mathrm{cm}^{-3}$ 電子－電洞對，換算成每秒：

少數載子生命週期 $\tau=2\ \mathrm{ns}=2\times10^{-9}\ \mathrm{s}$，故穩態過量少數載子濃度為

每產生一對電子－電洞，就各增加一個電子與一個電洞，因此 $\Delta n=\Delta p=2\times10^{10}\ \mathrm{cm}^{-3}$。

平衡時為 $n$ 型材料，$n_{n0}=10^{16}\ \mathrm{cm}^{-3}$。由質量作用定律：

照光後的載子濃度為

分別代入準費米能階公式：

核心觀念

本題考查 $pn$ 同質接面 LED 的熱平衡能帶、順向偏壓下的能帶變化，以及載子注入後的輻射復合位置。

同質接面兩側由相同半導體材料構成，因此導帶底 $E_C$ 與價帶頂 $E_V$ 在接面處沒有材料能隙差所造成的突變。接面形成後，載子擴散並留下空間電荷，建立內建電場與內建電位 $V_{bi}$。平衡時費米能階 $E_F$ 必須處處相同；順向偏壓則降低接面能障，使電子與電洞注入對側區域。

LED 發光的基本過程是電子由導帶與電洞在價帶中復合，釋出能量約為能隙 $E_g$ 的光子：

其中 $h$ 為普朗克常數，$\nu$ 為光頻率。

解題方法與能帶圖

以下以位置由左至右依序為 $p$ 區、空乏區、$n$ 區，能量軸向上。圖中能帶斜率表示電位隨位置改變；示意圖不按比例繪製。

（一）熱平衡

 p 區 空乏區 n 區
 │ │
EC ────────────╲____________________
EF ───────────────────────────────── （平坦）
EV ────────────╲____________________
 │ │
 位置 →

平衡時，$E_C$、$E_V$ 隨內建電位在空乏區彎曲，兩側準中性區的能帶近乎平坦。由於 $E_F$ 處處相同，沒有淨電流。能障高度以能量表示為 $qV_{bi}$，其中 $q$ 是基本電荷。

（二）順向偏壓

對 $p$ 側加正電位、$n$ 側加負電位，外加順向電壓 $V_F$ 抵銷部分內建電位，能障降為 $q(V_{bi}-V_F)$。載子處於非平衡狀態，電子與電洞分別以準費米能階 $E_{Fn}$、$E_{Fp}$ 描述，兩者在接面附近分離。

核心觀念

本題考查 PMOS 的結構，以及閘極電壓如何控制通道形成與消失。PMOS 通常製作於 N 型井（N-well） 中，源極與汲極為 P 型重摻雜區；閘極與半導體表面之間以薄閘極氧化層隔開。

PMOS 的閘極電壓須相對於源極判斷。當閘極電位低於源極足夠多，使 $V_{GS}$ 小於 PMOS 的臨界電壓 $V_{TP}$（$V_{TP}<0$）時，閘極下方形成 P 型反轉通道，源極與汲極因而導通。當 $V_{GS}>V_{TP}$，反轉通道消失，元件關閉。

結構與解題方法

作答時，先標示井區、源極、汲極、閘極及閘極氧化層，再以閘源電壓的相對大小說明通道的形成與消失。

 閘極 G
 ┌───────────┐
 └───────────┘
 閘極氧化層（SiO₂）
 ─────────────────────────
 P+ 源極 P 型反轉通道 P+ 汲極
 ┌────────┐ ← 電洞通道 → ┌────────┐
 │ │ │ │
 └────────┘ └────────┘
 ┌───────────────────────────────────┐
 │ N 型井（N-well） │
 │ │
 └───────────────────────────────────┘
 基板／井端 B（通常接最高電位）

源極與汲極是形成於 N 型井中的 P 型區。閘極由氧化層與半導體隔離，因此閘極電壓透過電場控制表面載子，不需閘極電流來直接注入通道。

開啟與關閉

核心觀念

矽熱氧化時，氧化劑穿過已形成的二氧化矽（SiO₂）薄膜，到達 Si/SiO₂ 界面，與矽反應生成新的 SiO₂。生成的氧化物占有體積大於原先被消耗的矽，因此氧化層會有一部分向矽基板內生長，另一部分則高於原始矽表面。

本題用到的關係是：生成 SiO₂ 的厚度約為被消耗矽厚度的 2.27 倍。

解題方法

以未氧化時的矽表面為基準，設被消耗的矽厚度為 $x_{\mathrm{Si}}$，生成的氧化層總厚度為 $t_{\mathrm{ox}}$。矽被消耗的厚度就是氧化層向基板內生長的厚度，因此：

氧化層向矽基板內生長的比例為：