112 高普考高考三級 電信工程 電子學 考古題詳解

核心觀念

增強型 P-channel MOSFET 在 $V_{GS}=0$ 時沒有導電通道，必須讓閘極電位低於源極，使 $V_{GS}$ 為負且達到臨界電壓，才會形成 P 型反轉通道並導通。其汲極電流方向與一般 N-channel MOSFET 相反；圖形與公式的正負號須依電壓、電流的參考方向一致處理。

以下採常見的元件電流方向：$I_D$ 定義為流入汲極，故 P-channel 導通時 $I_D<0$。令 $V_{SG}=V_S-V_G=-V_{GS}$、$V_{SD}=V_S-V_D=-V_{DS}$，並以 $|V_{TP}|$ 表示 P-channel 臨界電壓的絕對值。

解題方法：電壓條件與電流關係

截止區

當 $V_{SG}<|V_{TP}|$，也就是 $V_{GS}>V_{TP}$（其中 $V_{TP}<0$），通道尚未形成，故

線性區（三極區）

當 $V_{SG}\ge |V_{TP}|$ 且 $0\le V_{SD}<V_{SG}-|V_{TP}|$，元件形成通道但尚未夾止。長通道平方律模型為

其中 $k_p=\mu_p C_{\mathrm{ox}}\dfrac{W}{L}$。負號代表電流流入汲極的方向與 P-channel 導通電流方向相反。

飽和區

當 $V_{SG}\ge |V_{TP}|$ 且 $V_{SD}\ge V_{SG}-|V_{TP}|$，汲極附近通道夾止，電流近似為

若考慮通道長度調變，可乘上 $(1+\lambda V_{SD})$；基本題目的輸出特性通常先忽略此效應。

核心觀念

本題考查二極體箝位電路（clamper）與齊納二極體限壓的應用。

輸入電壓由 $0\text{ V}$ 變化至 $10\text{ V}$，總擺幅為

所需輸出由 $-5\text{ V}$ 變化至 $+5\text{ V}$，總擺幅同樣為

因此電容的作用是將波形整體向下位移 $5\text{ V}$。為補償普通二極體的導通壓降 $0.5\text{ V}$，齊納二極體的崩潰電壓應選為

解題方法

將輸入信號經由電容串接至輸出端，並在輸出端與接地端之間接入「普通二極體與齊納二極體串聯支路」。

設計目的為：當輸出電壓試圖高於 $+5\text{ V}$ 時，使二極體支路導通，將輸出箝位在 $+5\text{ V}$。

電路配置

 C
vin ────────||────── vo
 │
 │ D
 ├─|>|───┬── 齊納二極體 ─── GND
 │ │
 └───────┘

更精確地說：

• 普通二極體 $D$ 的陽極接輸出端 $v_o$。
• $D$ 的陰極接齊納二極體的陰極。
• 齊納二極體的陽極接地。
• 電容串接於 $v_{\text{in}}$ 與 $v_o$ 之間。
• 電容左端定義為正端，令

當輸出端為正且超過導通條件時：

• 普通二極體順向導通，壓降為 $0.5\text{ V}$。
• 齊納二極體反向崩潰，電壓為 $V_Z=4.5\text{ V}$。

因此輸出端的箝位電壓為

當輸入為 $10\text{ V}$ 時，輸出被箝位於 $5\text{ V}$，電容充電至

電容完成充電後，二極體支路截止，電容電壓近似保持不變。因此：

• $v_{\text{in}}=10\text{ V}$ 時：

• $v_{\text{in}}=0\text{ V}$ 時：

時間關係

假設輸入波形一開始為 $0\text{ V}$，之後先跳升至 $10\text{ V}$，再週期性地在 $0\text{ V}$ 與 $10\text{ V}$ 間切換。

令 $t_1$ 為第一次由 $0\text{ V}$ 跳升至 $10\text{ V}$ 的時間。

初始狀態：$t<t_1$

題目給定

因此

第一次上升緣：$t=t_1$

輸入由 $0\text{ V}$ 瞬間跳至 $10\text{ V}$。

核心觀念

本題利用理想操作放大器的兩項特性：

1. 輸入端電流為零： $i_+=i_-=0$
2. 負回授正常工作時，虛短路： $v_-=v_+$

其中反相端的回授阻抗為電阻 $R$ 與電容 $C$ 的並聯，因此形成一階低通濾波器。

解題方法

先求非反相端電壓。由於上方輸入為 $4\text{ V}$，且兩個電阻皆為 $R$：

理想運算放大器負回授下：

反相端至輸出端的回授阻抗為

因此

在反相端節點套用KCL：

整理得

代入 $v_-=2$ 與 $Z_f/R=1/(1+sRC)$：

所以

將前兩項合併：

題目要求表示為

因此

且

核心觀念

本題考查 BJT 共集極電路的直流偏壓分析，需使用：

以及 BJT 的指數特性：

由圖可知，集極接於 $33\ \mathrm{V}$，基極經 $100\Omega$ 電阻接至 $33\ \mathrm{V}$，射極經 $10\Omega$ 電阻接地。

解題方法

沿著 $33\ \mathrm{V}$ 電源、$100\Omega$ 電阻、B-E 接面及 $10\Omega$ 電阻列 KVL：

代入 $\beta=110$：

因此：

整理得：

另一方面，由 BJT 指數關係：

核心觀念

本題考查 CMOS 反相器的導通條件，以及三個相同電阻 $R$ 所形成的電阻式加權平均電路。

每個半橋的輸出端 $U,V,W$ 均透過電阻 $R$ 接至輸出端 $v_o$。PMOS 的高電源為 $3.3\text{ V}$，NMOS 的低電源為 $0\text{ V}$。

判斷條件為：

• PMOS 導通：$V_{SG}\geq |V_{Tp}|=2\text{ V}$
• NMOS 導通：$V_{GS}\geq V_{Tn}=2\text{ V}$

因此三種輸入狀態如下：

其中輸入為 $1.65\text{ V}$ 時：

且

所以 PMOS 與 NMOS 均截止。

解題方法

設三個半橋中：

• 有 $k$ 個輸出為 $3.3\text{ V}$
• 有 $l$ 個輸出為 $0\text{ V}$
• 其餘為高阻抗

由於所有電阻均為 $R$，對輸出端 $v_o$ 寫 KCL：

整理得：

令有效連接的半橋數為

則

其中 $m=1,2,3$。

有一個半橋有效

有兩個半橋有效

有三個半橋有效

合併後的不同輸出電壓為：

三個半橋均為高阻抗時，$v_o$ 沒有直流導通路徑，屬於浮接狀態，不算作確定的電壓值。

(一) 輸出電壓種類

因此 $v_o$ 共有 5 種確定電壓：