109 專利師高等考試 專利師(選試專業日文及電子學) 電子學 考古題詳解

核心觀念

本題考查 PNP 電晶體的直流偏壓、工作區判斷，以及飽和時小訊號輸出波形。直流時，$C_{in}$ 開路、$L_B$ 短路；小訊號分析時，$C_{in}$ 視為短路、$L_B$ 視為開路。電流方向依圖示：$I_B$、$I_C$ 流出電晶體，$I_E$ 流入電晶體，因此符合 $I_E=I_B+I_C$。

解題方法

直流時，$L_B$ 將基極接至 $V_{BB}=4\ \mathrm{V}$，所以 $V_B=4\ \mathrm{V}$。先假設工作於主動區，由 $V_{EB}=0.7\ \mathrm{V}$ 得

因此射極電阻電流為

若在主動區，$\beta=20$ 且 $I_E=I_B+I_C=(\beta+1)I_B$，故

由此得到集極電壓

但 $V_C>V_E$，不符合 PNP 電晶體主動區所需的 $V_E>V_C$，所以主動區假設不成立，電晶體工作於飽和區。

飽和區給定 $V_{EB}=0.7\ \mathrm{V}$、$V_{EC}=0.3\ \mathrm{V}$，因此

各電流為

核心觀念

本題考理想運算放大器搭配正回授形成的反相施密特觸發器。輸出會飽和在電源電壓 $+5\text{ V}$ 或 $-5\text{ V}$，而切換門檻會隨輸出狀態改變，因此具有遲滯現象。

解題方法

運算放大器的正相端接在 $+1\text{ V}$ 與輸出 $v_o$ 之間，且 $R_1=R_2$。理想運算放大器輸入電流為零，依分壓可得

因此：

• 若 $v_o=+5\text{ V}$，則 $v_+=3\text{ V}$。此狀態下，當 $v_s$ 上升至 $3\text{ V}$，因反相端電壓超過正相端，輸出由 $+5\text{ V}$ 切換至 $-5\text{ V}$。
• 若 $v_o=-5\text{ V}$，則 $v_+=-2\text{ V}$。此狀態下，當 $v_s$ 下降至 $-2\text{ V}$，輸出由 $-5\text{ V}$ 切換至 $+5\text{ V}$。

所以 $v_o-v_s$ 的轉換特性為：

vo
+5 V ────────────────┐
 │ vs 上升至 +3 V 時，切至 −5 V
 ↓
−5 V ┌───────┴────────
 ↑
 vs 下降至 −2 V 時，切至 +5 V
 −2 V +3 V vs

也就是說，$v_s$ 上升時，輸出維持 $+5\text{ V}$ 至 $v_s=+3\text{ V}$；$v_s$ 下降時，輸出維持 $-5\text{ V}$ 至 $v_s=-2\text{ V}$。

依輸入波形畫出輸出

圖示三角波在 $t=0$ 為 $-5\text{ V}$，於 $T/2$ 達到 $+5\text{ V}$，在 $T$ 回到 $-5\text{ V}$。上升與下降斜率的絕對值皆為 $20/T$。

在 $0\le t\le T/2$ 的上升段，$v_s$ 從 $-5\text{ V}$ 上升至 $+5\text{ V}$，到達 $+3\text{ V}$ 的時間為

核心觀念

本題考回授對放大器輸出電阻的影響。圖三採電壓取樣，因此輸出量為 $x_o=v_o$；負回授使輸出端的變化經 $\beta$ 回到輸入端，抵銷放大器原本的輸出變化。

放大器開迴路增益定義為

回授量與輸入誤差量為

求輸出電阻時，將獨立信號源歸零，即令 $x_s=0$，再由輸出端加測試信號，計算端電壓與測試電流的比值。

等效電路與解題方法

放大器 $A$ 的輸出端可用戴維寧等效表示為：受控電壓源 $A x_i$ 串聯輸出電阻 $R_o$。若改用諾頓等效，則為受控電流源 $A x_i/R_o$ 並聯 $R_o$。

$\beta$ 網路的輸出電阻為 $R_{o\beta}\to\infty$：

• 若回授信號 $x_f$ 是電壓，可表示為受控電壓源 $\beta v_o$ 串聯 $R_{o\beta}$。
• 若回授信號 $x_f$ 是電流，可表示為受控電流源 $\beta v_o$ 並聯 $R_{o\beta}$。

核心觀念

本題考查 RC 電路的指數充放電，以及電容電壓不能瞬間改變。電容接在 $v_1$ 與 $v_3$ 之間，因此 $v_3$ 跳變時，$v_1$ 也會同方向跳變相同的電壓；兩次跳變之間，$v_1$ 則經由電阻 $R$ 朝 $v_2$ 指數變化。

由反相器接法可知 $v_3$ 與 $v_2$ 相反：$v_2=5\ \mathrm{V}$ 時 $v_3=0\ \mathrm{V}$，$v_2=0\ \mathrm{V}$ 時 $v_3=5\ \mathrm{V}$。

解題方法

令 $\tau=RC$。在兩次邏輯跳變之間，$v_3$ 固定，對 $v_1$ 節點套用 KCL：

因為此時 $v_3$ 不變，

題目給定 $v_2$ 在 $t=0$ 上升。上升前 $v_1$ 正好降至低態切換門檻 $2\ \mathrm{V}$；同一時刻 $v_3$ 由 $5\ \mathrm{V}$ 降至 $0\ \mathrm{V}$，使 $v_1$ 瞬間下降 $5\ \mathrm{V}$，所以 $v_1(0^+)=-3\ \mathrm{V}$。

在 $0<t<T_1$，$v_2=5\ \mathrm{V}$，$v_3=0\ \mathrm{V}$，因此

當 $v_1$ 上升至 $4\ \mathrm{V}$，反相器輸出 $v_2$ 轉低：

在 $t=T_1$，$v_3$ 由 $0\ \mathrm{V}$ 跳至 $5\ \mathrm{V}$，故 $v_1$ 同時由 $4\ \mathrm{V}$ 跳至 $9\ \mathrm{V}$。接著 $v_2=0\ \mathrm{V}$，$v_3=5\ \mathrm{V}$，所以令 $u=t-T_1$，有

核心觀念

此題考 6T CMOS SRAM 的交叉耦合反相器與存取電晶體如何配合操作。$M_1$ 至 $M_4$ 組成兩個交叉耦合反相器，儲存 $Q$ 與 $\overline Q$；$M_5$、$M_6$ 是存取電晶體，閘極由 $A$ 控制，將儲存節點連到互補位線 $\overline B$、$B$。

因此，$A=0$ 時存取電晶體關閉，儲存節點與位線隔離；$A=1$ 時存取電晶體導通，位線可與儲存節點交換訊號。

解題方法

依序判斷兩件事：先確認 $A$ 是否讓存取電晶體導通，再確認 $B$ 與儲存資料是否相容。切換位線時先保持 $A=0$，可避免位線變化直接干擾儲存節點。

• **進入閒置模式：**先令 $A=0$，使 $M_5$、$M_6$ 關閉；此後 $B$ 可維持原值或改變，因為位線已與儲存節點隔離。