109 地方特考三等 電子工程 電子學 考古題詳解

109 年・地方特考・三等・電子工程
試題代碼 電子學

第 一 題25 分

有一位電子工程師遺失了 3 V3\ \mathrm{V} 穩壓器，但找到一個 5 V5\ \mathrm{V} 轉接器，於是他決定應用電子學知識去建構如下圖的電路。其中，四個在順向偏壓下相同的二極體可以產生輸出電壓 Vout=4VDV_{\mathrm{out}}=4V_D。

當未接上電子產品時，使用電阻 R1=200 ΩR_1=200\ \Omega 可以使得電壓 Vout=3 VV_{\mathrm{out}}=3\ \mathrm{V}，請求出二極體的逆向飽和電流 ISI_S 為何？

然後，接入電子產品，供應消耗電流 Io=8 mAI_o=8\ \mathrm{mA}，則此時輸出電壓 VoutV_{\mathrm{out}} 和二極體電流 IDI_D 為何？

二極體特性：

ID=IS⋅exp⁡(VDVT)I_D=I_S\cdot\exp\left(\frac{V_D}{V_T}\right)

其中，VDV_D 為導通電壓，且 VT=25 mVV_T=25\ \mathrm{mV}。

電路圖包含：VAD=5 VV_{AD}=5\ \mathrm{V} 轉接器、串聯電阻 R1R_1、四個順向偏壓二極體、輸出電壓 VoutV_{\mathrm{out}}、二極體電流 IDI_D，以及並聯於輸出端的電子產品負載電流 IoI_o。

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查串聯二極體的電壓分配、二極體指數電流特性，以及輸出端接上負載後的電流分流。

四個相同二極體串聯，且題目指定 Vout=4VDV_{\mathrm{out}}=4V_D，因此每顆二極體的導通電壓為 VD=Vout/4V_D=V_{\mathrm{out}}/4。未接負載時，電阻電流全部流過二極體；接上負載後，則依輸出節點的克希荷夫電流定律：

VAD−VoutR1=ID+Io\frac{V_{AD}-V_{\mathrm{out}}}{R_1}=I_D+I_o

解題方法

一、求二極體逆向飽和電流 ISI_S

未接負載時，Vout=3 VV_{\mathrm{out}}=3\ \mathrm{V}，故電阻電流就是二極體電流：

ID=5−3200=0.01 A=10 mAI_D=\frac{5-3}{200}=0.01\ \mathrm{A}=10\ \mathrm{mA}

每顆二極體的導通電壓為：

VD=34=0.75 VV_D=\frac{3}{4}=0.75\ \mathrm{V}

代入題目給的二極體特性式：

ID=ISexp⁡(VDVT)I_D=I_S\exp\left(\frac{V_D}{V_T}\right)

得到：

IS=10 mA⋅exp⁡(−0.750.025)=10 mA⋅e−30I_S=10\ \mathrm{mA}\cdot\exp\left(-\frac{0.75}{0.025}\right) =10\ \mathrm{mA}\cdot e^{-30} IS≈9.36×10−16 AI_S\approx 9.36\times10^{-16}\ \mathrm{A}

二、接上 8 mA8\ \mathrm{mA} 負載後求 VoutV_{\mathrm{out}} 與 IDI_D

利用前述工作點，可把二極體串的電流寫成輸出電壓的函數。輸出電壓改變 ΔV=Vout−3\Delta V=V_{\mathrm{out}}-3 時，每顆二極體電壓改變 ΔV/4\Delta V/4，因此：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 二 題25 分

前端放大電路由二級串接的放大器所組成，如圖所示；假設此二級放大器是由相同的 NMOS 差動對電路設計，如圖所示，請依照題意設計此電路。

此 NMOS 差動對電路具有電壓增益為 88 且功率消耗為 2.7 mW2.7\ \mathrm{mW}，且第一級輸出信號必須滿足第二級放大器的 1.5 V1.5\ \mathrm{V} 輸入共模（common-mode）準位。

請設計此電路所需參數：偏壓電流 ISSI_{SS}、電阻 RDR_D 和電晶體尺寸 W/LW/L 為何？

電源供應電壓：

VDD=1.8 VV_{DD}=1.8\ \mathrm{V}

電晶體參數特性：

μnCox=400 μA/V2\mu_n C_{ox}=400\ \mu\mathrm{A}/\mathrm{V}^2 VTH=0.6 VV_{TH}=0.6\ \mathrm{V} λ=0\lambda=0

電壓和電流關係式：

ID=12μnCox(WL)(VGS−VTH)2I_D=\frac{1}{2}\mu_n C_{ox}\left(\frac{W}{L}\right)(V_{GS}-V_{TH})^2

圖中包含二級串接放大器 A1A_1、A2A_2，以及由相同 NMOS 差動對組成的電路。每級差動對包含電源 VDDV_{DD}、兩個負載電阻 RDR_D 與尾電流源 ISSI_{SS}。

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題利用 NMOS 差動對的靜態輸出共模電壓決定負載電阻，再由差動電壓增益求跨導，最後用平方律求電晶體尺寸。依圖中兩個汲極皆有輸出端，以下將電壓增益 88 視為差動輸入至差動輸出的增益。

解題方法

兩級電路相同，因此先設計單級。尾電流源的功率消耗為

P=VDDISSP=V_{DD}I_{SS}

所以

ISS=2.7 mW1.8 V=1.5 mAI_{SS}=\frac{2.7\ \mathrm{mW}}{1.8\ \mathrm{V}} =1.5\ \mathrm{mA}

平衡偏壓時，兩支 NMOS 平均分配尾電流：

ID=ISS2=0.75 mAI_D=\frac{I_{SS}}{2}=0.75\ \mathrm{mA}

第一級輸出共模準位須為 1.5 V1.5\ \mathrm{V}。每側汲極的靜態電壓為

Vout,CM=VDD−IDRDV_{out,CM}=V_{DD}-I_D R_D

令 Vout,CM=1.5 VV_{out,CM}=1.5\ \mathrm{V}，可得

RD=VDD−Vout,CMID=1.8−1.50.75 mA=400 ΩR_D=\frac{V_{DD}-V_{out,CM}}{I_D} =\frac{1.8-1.5}{0.75\ \mathrm{mA}} =400\ \Omega

對稱差動對的差動輸出電壓增益為 Av=gmRDA_v=g_mR_D，因此

gm=AvRD=8400=0.02 S=20 mSg_m=\frac{A_v}{R_D} =\frac{8}{400} =0.02\ \mathrm{S} =20\ \mathrm{mS}

由平方律工作區關係式，

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 三 題25 分

下圖為正回授振盪電路架構，假設使用理想運算放大器、電阻和電容為電路組成元件，其中 R3=R1∥R2R_3=R_1\parallel R_2、R=1 kΩR=1\ \mathrm{k}\Omega 和 C=100 pFC=100\ \mathrm{pF}。

(一) 依據圖（a）正回授電路架構，說明巴克豪森定則（Barkhausen criterion）振盪條件。（10分）

(二) 圖（b）為相位位移（phase-shift）振盪器，計算此電路之振盪頻率和起振時所需要的 R2/R1R_2/R_1 值。（15分）

圖（a）為正回授振盪電路架構，包含放大器 AA、頻率選擇電路、輸入訊號 xsx_s、輸出訊號 xox_o、回授訊號 vov_o，以及回授比例 β\beta。放大器回授網路包含電阻 R1R_1、R2R_2，且輸入端接地。

圖（b）為相位位移振盪器，包含三組串聯的 RR、CC 網路，以及由 R1R_1、R2R_2 組成的放大器回授電路。

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

振盪器要滿足巴克豪森定則。令放大器增益為 AA、回授網路傳遞函數為 β\beta，在振盪頻率 ω0\omega_0 必須有

∣Aβ∣=1,∠Aβ=2πn(n∈Z).|A\beta|=1,\qquad \angle A\beta=2\pi n \quad(n\in\mathbb Z).

也就是迴路總相位為 0∘0^\circ（或 360∘360^\circ 的整數倍），迴路增益大小為 11。起振時通常須使 ∣Aβ∣>1|A\beta|>1，振幅建立後再回到 11。

解題方法

圖（b）的運算放大器是反相放大器，增益為 −R2/R1-R_2/R_1，提供 180∘180^\circ 相位反轉。三節 RC 網路在振盪頻率提供另外 180∘180^\circ，使總相位符合巴克豪森定則。

若採用常見的忽略 RC 網路輸入端負載近似，三節 RC 網路的傳遞函數為

β(s)=(sRC)3(sRC)3+6(sRC)2+5sRC+1.\beta(s)=\frac{(sRC)^3}{(sRC)^3+6(sRC)^2+5sRC+1}.

令 s=jωs=j\omega、x=ωRCx=\omega RC，分母的實部為 1−6x21-6x^2。相位條件要求分母實部為零，因此

1−6x2=0⟹ω0=1RC6.1-6x^2=0 \quad\Longrightarrow\quad \omega_0=\frac{1}{RC\sqrt{6}}.

代入 R=1 kΩR=1\,\mathrm{k}\Omega、C=100 pFC=100\,\mathrm{pF}：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 四 題25 分

對於二輸入之數位邏輯電路，回答下列題目，完成 CMOS 數位電路設計。

(一) 依據圖（a）邏輯電路，請列出其真值表（truth table）。（5分）

(二) 為了完成圖（a）邏輯電路，使用圖（b）實現 CMOS 互補式電晶體邏輯電路設計，請將方塊電路完成。（10分）

(三) 圖（c）為採用傳輸電晶體邏輯電路，只利用四個電晶體設計電路，請設計連接 NMOS 未完成的四個輸入點，得以實現圖（a）邏輯電路功能。（10分）

圖（a）包含二輸入 AA、BB，邏輯電路輸出為 ZZ，並標示節點 CC。

圖（b）為 CMOS 互補式電晶體邏輯電路的方塊電路，輸入端為 AA、BB，輸出端為 ZZ。

圖（c）為僅使用四個電晶體的傳輸電晶體邏輯電路，包含輸入端 AA、BB、輸出端 ZZ，以及四個尚未完成連接的 NMOS 輸入點。

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查組合邏輯化簡、CMOS 互補式電晶體網路，以及 NMOS 傳輸電晶體邏輯。

圖（a）上方是 NAND 閘，下方是 OR 閘，兩者輸出再送入最後一級 NAND。因此

C=AB‾,D=A+BC=\overline{AB},\qquad D=A+B Z=CD‾=AB‾(A+B)‾=AB+A+B‾=AB+A‾ B‾Z=\overline{CD} =\overline{\overline{AB}(A+B)} =AB+\overline{A+B} =AB+\overline A\,\overline B

所以 Z=A⊙BZ=A\odot B，也就是 AA、BB 相同時輸出為 1 的 XNOR（同或）函數。

解題方法

（一）真值表

依序計算 C=AB‾C=\overline{AB}、D=A+BD=A+B，再代入 Z=CD‾Z=\overline{CD}：

AABBC=AB‾C=\overline{AB}D=A+BD=A+BZ=CD‾Z=\overline{CD}
00101
01110
10110
11011

（二）完成 CMOS 互補式電晶體電路

圖（b）左側既有電晶體網路產生 C=AB‾C=\overline{AB}：上方 PMOS 並聯形成上拉網路，下方 NMOS 串聯形成下拉網路。方塊電路要實現最後一級

Z=C(A+B)‾Z=\overline{C(A+B)}
  • 下拉網路（NMOS）：由 ZZ 接到一顆閘極接 CC 的 NMOS，再串接一組並聯 NMOS；並聯兩顆的閘極分別接 AA、BB，最後接地。此網路在 C=1C=1 且 A=1A=1 或 B=1B=1 時導通，將 ZZ 拉低。
  • 上拉網路（PMOS）：VDDV_{DD} 到 ZZ 之間，安排一支閘極接 CC 的 PMOS，與一組閘極分別接 AA、BB 的串聯 PMOS 並聯。
🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

其他考古題

電子工程《電子學》其他年度

113111110108

109 年地方特考三等・其他類科的《電子學》

電力工程