113 地方特考三等 電子工程 電子學 考古題詳解
第 一 題20 分
圖一為運算放大器的等效模型,其中輸入為 與 ,輸出為 。假如 、,且 。
🖼️【此處有附圖,請對照原卷】
(一) 請求出開路增益(open-loop gain)大小
(5 分)
(二) 如果 、,請求出 、差動輸入訊號()與共模()訊號。(15 分)
登入後即可作答並保存紀錄。
核心觀念
本題考查差動輸入級與運算放大器等效模型:
- 差動輸入訊號:
- 共模輸入訊號:
- 開路增益:
由圖一可知,兩個受控電流源在內部節點的合成作用,經過電阻 產生電壓 ;輸出受控電壓源之輸出為 。
解題方法
在內部節點套用 KCL。依圖示電流方向,流經電阻的電流為
因此
輸出電壓為
所以開路增益為
代入
得到
題目要求開路增益「大小」,故
負號表示輸出與差動輸入 反相。
第二小題
已知
第 二 題20 分
圖二為 CMOS 放大器,假設採用 製程,且所有電晶體之
、、,爾利電壓(Early voltage)NMOS 與 PMOS 。
求電晶體 的轉導值 、電晶體 、 的輸出電阻 、,以及增益大小 。(20 分)
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 CMOS 共源極放大器的小訊號參數:
- NMOS 轉導:
- MOS 電晶體輸出電阻:
- Early voltage 由單位長度參數換算為:
- Q1 為共源極放大器,Q2 為 PMOS 電流源負載,因此電壓增益為
兩支電晶體的直流電流皆為
解題方法
1. 求 Q1 的轉導值
已知
因此
所以
2. 求 Q1 的輸出電阻
NMOS 的 Early voltage 為
因此
故
3. 求 Q2 的輸出電阻
PMOS 的 Early voltage 大小為
因此
第 三 題20 分
圖三為差動放大器,其電流源 、、,假設 。
差動輸入電壓各為
與
🖼️【此處有附圖,請對照原卷】
(一) 假設電晶體在集極(collector)直流電流 條件下,,試求在射極(emitter)端點的直流電壓。(5 分)
(二) 求輸入電晶體的轉導值 (其中 )。(5 分)
(三) 求兩顆電晶體的集極電流 、。(10 分)
登入後即可作答並保存紀錄。
核心觀念
本題考查 BJT 差動對的三項基本分析:
- 直流工作點:
- BJT 小訊號轉導:
- 差動對的電流轉移特性:
圖中尾電流源為 ,因此平衡時兩支電晶體各分得 。
(一)射極端直流電壓
直流時正弦訊號平均值為零,因此
由題目給定
故射極直流電壓為
(二)輸入電晶體轉導值
依題目明示之集極直流電流 ,且 :
因此
須注意:圖示尾電流為 ,所以差動對平衡時每支電晶體的實際工作電流為 ,其工作點轉導為
第三小題的電流擺動應以此平衡工作點轉導計算。
(三)兩顆電晶體的集極電流
兩個基極電壓之差為
精確解
匹配 BJT 差動對的集極電流為
代入 、:
第 四 題20 分
圖四為共源級放大器(common-source amplifier),其中訊號源電阻 、負載電阻 、電晶體轉導值 、電晶體輸出電阻 ,電晶體內部電容 、。
🖼️【此處有附圖,請對照原卷】
採用米勒等效電路(Miller equivalent circuit)方法求出 3-dB 頻寬()與零點頻率()。(20 分)
登入後即可作答並保存紀錄。
核心觀念
本題考查共源級放大器的高頻響應,利用米勒定理將跨接於輸入、輸出端的 分解為:
- 輸入端等效電容
- 輸出端等效電容
中頻電壓增益為
高頻響應的主要極點由
決定,而 所造成的前饋路徑會產生一個右半平面零點。
解題方法
1. 計算中頻增益
輸出端等效電阻為
因此,共源級中頻增益為
2. 輸入端米勒等效電容
米勒輸入等效電容為
代入 :
故輸入端總等效電容為
輸入端電阻為 ,故輸入極點:
3. 輸出端米勒等效電容
米勒輸出等效電容為
代入 :
輸出端總等效電容即為
輸出極點為
第 五 題20 分
試以 CMOS 邏輯(CMOS logic)電路實現布林函數
之電路圖。(20 分)
登入後即可作答並保存紀錄。
核心觀念
CMOS 邏輯閘由互補的兩個網路構成:上拉網路(PUN)使用 pMOS,負責輸出高電位;下拉網路(PDN)使用 nMOS,負責將輸出拉至低電位。靜態 CMOS 中,PDN 導通條件對應輸出為 0;PUN 則是 PDN 的互補網路。
本題函數為
其中 表示 OR,乘積表示 AND,上方橫線表示 NOT。
解題方法
先依括號內的未反相函數設計 PDN:
在 nMOS 下拉網路中,串聯代表 AND,並聯代表 OR。因此:
- 與後段網路串聯。
- 後段網路由 支路,與 、 串聯支路並聯構成。
電路拓樸可表示為:
其中「」表示串聯,「」表示並聯。當 ,且 或 時,PDN 導通,輸出被拉至 0,符合 。
PUN 取 PDN 的對偶網路:將串聯與並聯互換,並保留各電晶體的閘極輸入。因此:
更直接依對偶拓樸可得: 與 串聯,而這一支路與 、 各自串聯的支路並聯。也就是