107 地方特考四等 電子工程 電子學概要 考古題詳解
第 一 題20 分
如圖一所示為一運算放大器(operational amplifier)電路。若輸出電壓
試求 之電阻值。其中 、、。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題評量理想運算放大器(Ideal Op-Amp)構成之非反相加法放大器(Non-inverting Summing Amplifier)電路分析。解題涉及之核心觀念與公式如下:
- 理想運算放大器特性:
- 輸入阻抗無窮大:流入兩輸入端之電流為零,即 。
- 線性工作區虛短路(Virtual Short):在負回授條件下,反相端與非反相端電位相同,即 。
- 非反相放大組態增益公式: 反相輸入端()經電阻 接地,並經回授電阻 連接至輸出端 ,其輸出與輸入端之電壓增益為:
- 節點電壓法(KCL)與非反相端電位: 非反相輸入端()分別由 經電阻 與 經電阻 連接,依據克希荷夫電流定律(KCL)可求得非反相端電壓 。
解題方法
本題切入點為先將電路拆解為「非反相端的加權分壓」與「反相回授的非反相放大」兩部分,推導輸出電壓 與輸入電壓 之通式,再比對題目給定之係數求解。
步驟一:求反相端設定之非反相閉迴路增益
由理想運算放大器特性,。對反相端()應用分壓定理: 由虛短路 ,可得輸出電壓 與非反相端電壓 的關係式:
代入已知數值 、: 即:
步驟二:利用節點分析法求非反相端電壓
非反相端()分別經由 接至 、經由 接至 。因流入運算放大器之電流 ,對該節點列 KCL 方程式:
整理通分求 :
第 二 題20 分
如圖二所示的電路。試分析各節點電壓及流經各元件的電流。
其中:
- 所有電晶體共射極電流增益
- (@ )
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查雙極性接面電晶體(BJT)多級直接耦合放大電路之直流偏壓分析。
- 電路架構識別: 本電路為經典的「NPN-PNP 互補直接耦合放大電路」:
- 第一級 為 NPN 電晶體,採用分壓式偏壓電路(Voltage-Divider Bias)。
- 第二級 為 PNP 電晶體,基極直接與第一級集極 連接;射極經由 接至高電位 ,集極經由 接地。此互補結構可免除級間耦合電容,且能使兩級皆穩定操作在順向主動區(Forward-Active Mode)。
- 戴維寧等效電路(Thévenin's Theorem): 將 基極分壓電路化簡為戴維寧等效電壓 與等效電阻 :
- BJT 主動區電流與端電壓關係:
- NPN 電晶體():、、。
- PNP 電晶體():、、。
- 克希荷夫電流定律(KCL): 在級間耦合節點( 與 連接點),流經 之電流與 基極流出之電流匯流後,流入 的集極:
解題方法
步驟一:第一級 (NPN)直流工作點分析
-
求 基極戴維寧等效參數:
-
由基極-射極迴路列 KVL 求 : 代入 :
-
求 之集極、射極電流與各節點電壓:
- 集極電流:
- 射極電流:
- 射極電壓:
- 基極電壓:
- 分壓電阻電流: (驗算:,符合 KCL)
步驟二:級間節點與第二級 (PNP)直流工作點分析
第二級 的基極與 集極相連(節點電壓 )。 因為 為 PNP,射極電壓為:
- 依節點 列 KCL 方程式(精確解):
- 流經 之電流(由 流入節點 ):
- 射極電流:
- 基極電流(自基極流出至節點 ):
- 節點 之 KCL:流入 = 流出
- 計算第二級各端電壓與元件電流:
- 級間節點電壓:
- 電流:
第 三 題20 分
如圖三所示,為以電容 做回授頻率補償的兩級式 CMOS 運算放大器。以波德圖說明此種頻率補償如何讓此運算放大器操作由沒有回授頻率補償之不穩定轉為穩定操作。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題主要測驗兩級式 CMOS 運算放大器(Two-Stage CMOS Op-Amp)的頻率補償機制與負回授穩定度準則,核心觀念包含:
- 負回授系統穩定度準則:
- 運算放大器接成閉迴路(尤其是最嚴苛的單位增益回授 )時,在迴路增益降至 的增益交越頻率(Gain Crossover Frequency / 單位增益頻率 )處,其迴路相位延遲若達到或超過 ,將滿足巴克豪森振盪準則,系統會發生振盪而不穩定。
- 衡量穩定度的指標為相位邊限(Phase Margin, ): 工程上通常要求 (理想上 ),系統才具備足夠的阻尼與穩定度。
- 兩級式架構之非補償問題:
- 第一級(差動級)與第二級(共源極)之輸出端皆為高阻抗節點,會分別形成兩個頻率接近的低頻極點( 與 )。
- 密勒補償(Miller Compensation)與極點分裂(Pole Splitting):
- 利用連接於第二級輸入與輸出間的電容 ,藉由第二級的反相放大電壓增益所產生的密勒效應,將主極點推向更低頻,並同時將次極點推向更高頻,達成單極點主導(Dominant Pole)滾降特性。
解題方法
一、未加頻率補償(無 )時的不穩定成因
- 極點分佈:
- 設第一級輸出電阻為 、對地等效電容為 ;第二級輸出電阻為 、負載電容為 。
- 未補償時,電路具有兩個極點:
- 由於兩級輸出皆為高阻抗節點( 皆很大), 與 的頻率相當接近。
- 未補償時的波德圖特徵:
- 幅值圖(Magnitude Plot):
- 在頻率通過 後,增益以 開始下降。
- 由於 與 靠得很近,增益尚未降至 之前,頻率即已通過 ,使斜率進一步加劇為 。
- 增益交越頻率( 處)發生在 之後(即 )。
- 相位圖(Phase Plot):
- 每個極點會造成 的相位落後。
- 在 處,第一極點與第二極點皆已完全發揮作用,總相位延遲接近:
- 此時的相位邊限:
- 結論:當接成負回授閉迴路時,電路極易產生振盪,無法穩定工作。
二、加入回授電容 之頻率補償機制(極點分裂)
引入跨接於第二級兩端的補償電容 後,第二級的反相電壓增益(設為 )對 產生密勒效應,產生「極點分裂(Pole Splitting)」:
- 主極點移向極低頻():
- 在第一級輸出端,密勒等效電容被大幅放大為 。
- 新的主極點降至非常低的頻率:
- 第二極點推向極高頻():
- 經小訊號分析推導,次極點被推向高頻處:
- 單位增益交越頻率 :
- 由低頻開迴路增益 與主極點乘積決定:
三、以波德圖說明由「不穩定」轉為「穩定」
波德圖在補償前後的行為對比如下:
第 四 題20 分
如圖四所示,為一考畢茲晶體振盪器(Colpitts crystal oscillator)及其所用晶體(crystal)之小訊號等效電路模型( 可以忽略不計)。試推導此振盪器之振盪頻率。
其中電晶體之小訊號模型可使用最精簡之模型:亦即無限大之輸入電阻及輸出端之受控電流源為 ;而電晶體之輸出電阻、振盪器之負載電阻及其他被動元件的非理想性以單一電阻 表示之。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查考畢茲晶體振盪器(Colpitts crystal oscillator,亦稱 Pierce 振盪器)之小訊號分析與振盪頻率推導。核心觀念涵蓋:
- 巴克豪森振盪準則(Barkhausen Criterion): 在回授電路中,振盪發生之條件為迴路傳遞函數滿足 (若以負回授定義則為迴路增益 )。此準則包含兩部分:
- 相位條件:總迴路相移為 (或 )。電晶體共射極/共源極組態反相提供 ,回授 型電抗網路需提供其餘 相移。三電抗電路滿足 相移之條件為: 其中 為同號電抗(電容性,), 必為異號電抗(電感性,)。
- 增益條件:迴路增益大小 ,決定電路起振之臨界跨導 。
- 石英晶體(Quartz Crystal)的小訊號等效電路: 石英晶體由壓電效應產生諧振,等效電路為一串聯支路(動態電感 、動態電容 與損耗電阻 )並聯一靜態封裝電容 (或記為 )。
- 題目指定 忽略不計()。
- 晶體之等效阻抗 為:
- 晶體具備兩個特徵諧振頻率: 串聯諧振頻率 、並聯諧振頻率 。
- 在 區間內,晶體呈現電感性(),正好充當考畢茲振盪器所需的電感元件。
解題方法
步驟一:建立小訊號等效電路模型
依題意設定電路節點:
- 節點 1(輸入端/基極或閘極):對地電壓為 。連接電容 至地,電晶體輸入電阻為無限大(無分流)。
- 節點 2(輸出端/集極或汲極):對地電壓為 。連接電容 至地、等效電阻 至地,以及受控電流源 (方向由節點 2 流向地)。
- 晶體支路:跨接於節點 1 與節點 2 之間,其導納以 表示。
步驟二:列寫節點柯希荷夫電流定律(KCL)方程式
-
節點 1 之 KCL(流出電流和為零): 整理可得:
-
節點 2 之 KCL(流出電流和為零):
將節點 1 關係式 代入節點 2 方程式:
再將 代入,且因振盪時輸出 ,可得系統特徵方程式:
兩邊同乘以 : 依 項合併整理:
步驟三:代入晶體導納並推導振盪頻率
晶體導納為:
代入特徵方程式中:
先將含 的項與後項合併:
定義 與 之串聯等效電容為 ,則:
特徵方程式化簡為:
第 五 題20 分
如圖五所示為電阻負載式反相器電路,其中 、、輸出低電壓準位 。
其中增強型(enhancement-type)nMOS 電晶體具有下列參數:
試求:
(一)電晶體所需要的幾何比值(aspect ratio)。
(二)輸入低電壓準位 及輸入高電壓準位 。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
- 電阻負載反相器(Resistive-Load Inverter)基本架構:
- 電路由一顆增強型 nMOS 與汲極負載電阻 串聯組成。輸入電壓接於閘極(),輸出電壓取自汲極(),源極接接地端()。
- 基底(Substrate/Body)通常接最低電位(接地端,),故源極與基底間無逆向偏壓(),不發生基底效應(Body Effect),臨界電壓保持為:
- 當輸入為低電位(nMOS 截止,)時,輸出高電壓準位為:
- MOSFET 操作區間與電流方程式():
- 三極區(線性區,Triode Region):當 且 時:
- 飽和區(Saturation Region):當 且 時:
- 邏輯臨界電壓定義(Logic Thresholds):
- 根據電壓轉換特性曲線(VTC), 與 定義為斜率(小訊號增益)等於 的點:
- 在 時,輸出維持高電位,nMOS 工作於飽和區。
- 在 時,輸出已降至低電位,nMOS 工作於三極區。
解題方法
(一)求電晶體的幾何比值()
- 工作狀態確認:
- 當輸出為低電壓準位 時,對應的輸入為邏輯高準位 。
- 電晶體各端電壓:
- 因為 ,此時 nMOS 操作於三極區(線性區)。
- 列式計算電流:
- 流經電阻 的電流即為汲極電流 :
- 代入三極區電流公式求解 : 括號內數值為: 因此:
(二)求輸入低電壓準位 及輸入高電壓準位
為簡化推導與計算,先定義轉導參數: 無因次(或電壓反比)乘積項:
1. 計算
- 當 時,nMOS 剛導通不久,輸出電壓 仍很高,電晶體處於飽和區:
- 輸出電壓方程式: