108 地方特考四等 電子工程 電子學概要 考古題詳解
第 一 題20 分
如圖一所示,假如:
、、、、、;
、、、、、、、、。
求 。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
圖一由兩級反相加法器串接而成。理想運算放大器在線性工作時,正相端接地,因此反相端為虛地;輸入端電流為零。反相加法器的輸出公式為
解題方法
第一級將 加權反相,回授電阻為 :
代入數值:
第二級將 加權反相,回授電阻為 :
第 二 題20 分
如圖二之電路,電晶體之 、、(early voltage),其直流工作點偏壓在 、、。
又:
、、、、、、、、。
(每小題 10 分,共 20 分)
(一)求 、。
(二)求 及 。
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題考查 NMOS 共源放大器的小訊號參數、輸入電阻與電壓增益。因 ,交流分析時可視為短路;直流電源則視為交流接地。
圖二中, 旁路源極電阻,使源極交流接地,因此 。汲極的小訊號負載為 三者並聯。
解題方法
(一)求 、
依題目給定的偏壓點,過驅電壓為
採用飽和區平方律的小訊號跨導關係:
輸出電阻為
(二)求 及
從 右側看入,MOSFET 閘極電流近似為零,因此輸入電阻由 並聯決定:
訊號源還會受到串聯電阻 分壓,因此
第 三 題20 分
如圖三(不考慮 early effect,),、,電路在 可接負載 ,求:
(一)
(二)(不考慮負載)
(三)開路之總增益(overall voltage gain),
(四)加負載之總增益(overall voltage gain),
🖼️【此處有附圖,請對照原卷】
登入後即可作答並保存紀錄。
核心觀念
本題是兩級 NPN 達靈頓射極跟隨器,兩級集極皆接交流地。要用到的射極跟隨器小訊號關係為:
其中取室溫 。以下將 視為接上題目所給 時的輸入電阻; 則依題意在輸出端不接負載時求得。
解題方法與計算
直流工作電流及小訊號參數
電流源設定 射極電流:
的基極電流即為 的射極電流,因此:
故:
(一)輸入電阻
從 基極看入,射極負載為 :
從 基極看入:
第 四 題20 分
利用壓電之晶體(piezoelectric crystal)可以形成晶體振盪器(crystal oscillator),請畫出壓電晶體之等效電路,同時畫出其晶體阻抗隨頻率之變化圖(crystal reactance versus frequency),並加以說明。
登入後即可作答並保存紀錄。
核心觀念
-
壓電效應(Piezoelectric Effect): 石英晶體(Quartz Crystal)具備雙向壓電效應。當施加機械應力時,晶體表面會產生電荷;反之,施加交變電壓時,晶體會產生對應的機械形變與振動。當外加電信號頻率與晶體本身的機械固有振動頻率一致時,會產生極為尖銳的共振現象。
-
等效電路模型(Butterworth-Van Dyke, BVD 模型): 在共振頻率附近,晶體的機電轉換行為可以等效為一組集中參數元件:
- 動態臂(Motional Arm):包含機械摩擦損耗阻抗 、等效運動質量(慣性)、晶體彈性係數順應性 所組成的串聯諧振分支。
- 靜態臂(Shunt Capacitance):由晶體金屬電極、夾持導線及封裝外殼構成的純靜電電容 (或標為 )。
- 典型數值關係:( 通常為數 ,而動態電容 僅約數十 ),品質因數 極高(常落在 )。
- 雙共振頻率:
- 串聯共振頻率(Series Resonant Frequency, ):由動態臂的 與 決定。
- 並聯共振頻率(Parallel/Antiresonant Frequency, ):由動態臂 與動態電容 及靜電電容 的串聯等效電容共同決定。
解題方法
一、 壓電晶體之等效電路(Equivalent Circuit)
壓電晶體在共振頻率附近的等效電路為一個串聯分支與一個並聯電容構成,電路圖如下:
+----[ R ]----[ L ]----[ C ]----+
| |
A o-----+ +-----o B
| |
+-------------[ Cp ]------------+
各等效元件之物理意義:
- (動態電阻,Motional Resistance):代表晶體機械振動時的摩擦損耗與內阻(數值通常為數歐姆至數十歐姆)。
- (動態電感,Motional Inductance):代表晶片振動時的有效運動質量(慣性效應,數值常達數百 至數 )。
- (動態電容,Motional Capacitance):代表晶體的機械彈性係數/順應性(數值極小,通常在 範圍)。
- (靜電電容,Shunt/Parallel Capacitance):晶體兩端接腳、電極板夾持石英薄片所形成的物理靜電電容(數值約為數 至十數 )。
二、 晶體阻抗與共振頻率之數學推導
由於晶體的品質因數 極大(),在分析頻率特性時可先忽略損耗電阻 (即設 )。
由等效電路求得兩端總阻抗 :
令 ,整理得晶體總阻抗 (純電抗):
其中:
-
串聯共振角頻率 (阻抗零點,Zero of ): 當 時,動態臂電抗為零,晶體總阻抗達到最小值(若計入 ,則此時 為純電阻)。
-
並聯(反)共振角頻率 (阻抗極點,Pole of ):
第 五 題20 分
一個 記憶體晶片,製作時分成 32 個區塊(blocks),每個區塊有 1024 列(rows)、128 行(columns),請計算列位址(rows address)、行位址(columns address)及區塊位址(blocks address),各需要多少的位元(bits)來操控?
登入後即可作答並保存紀錄。
核心觀念
本題主要測驗半導體記憶體(Memory)的階層式定址架構與二進制編碼原理。
- 二進制位址線數與解碼單元數之關係: 在數位系統中,若要從 個不同的獨立單元(如區塊、列、行)中選定其中一個,所需的控制位址線位元數 必須滿足: 當 剛好為 2 的整數次方時,。
- 三維記憶體矩陣容量計算: 整體記憶體之總儲存容量(bits)等於「區塊數(Blocks) 每個區塊的列數(Rows) 每個區塊的行數(Columns) 每個交叉點儲存位元數(本題為 1 bit)」。
解題方法
依據題目給定的晶片內部結構參數,分別計算各階層所需的定址位元數:
- 區塊位址(Blocks Address):
- 晶片共劃分為 32 個區塊。
- 所需區塊位址位元數 為:
- 列位址(Rows Address):
- 每個區塊包含 1024 列。
- 所需列位址位元數 為:
- 行位址(Columns Address):
- 每個區塊包含 128 行。
- 所需行位址位元數 為:
- 總容量檢驗:
- 操控此晶片所需的總位址位元數為:
- 定址空間總數為 個記憶單元。