107 鐵路特考高員三級 電力工程 計算機概論 考古題詳解

核心觀念

本題評量資訊安全管理與網路安全防護之基礎核心架構，主要涵蓋兩大面向：

1. 資安四大特性（CIA Triad 延伸）：

• 機密性（Confidentiality）：確保資訊僅能由獲得授權的人員、實體或程序存取，防止機密資料外洩。
• 完整性（Integrity）：確保資訊與系統在傳輸、儲存與處理過程中，未遭未授權的竄改、偽造、刪除或毀損。
• 可用性（Availability）：確保獲授權的實體在需要時，能隨時、即時且正常地存取資訊與系統資源。
• 不可否認性（Non-repudiation）：防止通訊或交易雙方事後否認其發送或接收過該訊息的行為，通常藉由數位簽章與公開金鑰基礎建設（PKI）達成。

2. 網路周邊防護與縱深防禦設備：

• 防火牆（Firewall）、入侵偵測系統（IDS）、代理人伺服器（Proxy Server）​在 OSI 參考模型所處的運作層級、防禦策略及動作模式（阻斷過濾 vs. 旁路監控告警 vs. 中介轉發）。

解題方法

• 子題 (一)：採「標準定義 $\to$ 核心運作機制 $\to$ 安全防護定位」三段式論述。第 4 小題則自「安全防禦行為（阻斷 Blocking vs. 偵測 Detection）」之本質切入，剖析系統是否具備主動介入並阻擋網路流量之能力。
• 子題 (二)：採「特性定義檢驗 $\to$ 目的檢核與反例論證 $\to$ 歸屬正確特性」之演繹流程。題目明確規定答案為「否」者須指出其滿足題幹所列之何種特性（機密性、完整性、可用性、不可否認性），作答時須直接點出對應特性並提供學理依據。

選項與子題逐一分析

(一) 名詞詳述與防禦模式判斷

1. 防火牆（Firewall）

• 定義：防火牆是架設於受信任內部網路（Trusted Internal Network）與不受信任外部網路（如 Internet）交界處的安全閘道設備或軟體，依據預先定義的安全存取政策（Security Policies / Access Control Lists, ACL）監控並過濾雙向傳輸的網路流量。
• 運作機制：檢查通過設備的每個封包之標頭資訊（如來源／目的 IP 位址、通訊協定類型、來源／目的 Port 埠號、連線狀態等），判定符合規則者予以「放行（Allow/Pass）」，違反規則者立即「阻擋（Drop/Reject）」。
• 分類：涵蓋封包過濾型（Packet Filtering）、狀態檢視型（Stateful Inspection）、應用層閘道（Application-Level Gateway）及整合深度封包檢測（DPI）的次世代防火牆（NGFW）。

2. 入侵偵測系統（Intrusion Detection System, IDS）

• 定義：IDS 是專門監控網路流量或主機系統活動，藉以偵測惡意活動、安全策略違規或未授權入侵行為的資安監控系統。
• 運作機制：IDS 部署於網路側錄埠（SPAN/Mirror Port）或主機端，採旁路監聽（Sniffing）方式運作，主要偵測技術包括：
• 特徵比對（Signature-based Detection）：比對流量是否符合已知攻擊特徵碼。
• 異常偵測（Anomaly-based Detection）：建立正常行為基準線（Baseline），當流量統計顯著偏離時觸發異常通報。
• 核心特性：IDS 扮演網路安全「監視器與警報器」角色，當偵測到攻擊跡象時，僅負責「發出告警（Alert）與記錄日誌（Log）」，本身不具備直接攔截或丟棄攻擊封包的連線阻斷功能（具備即時在線阻斷能力者為入侵防禦系統 IPS, Intrusion Prevention System）。

3. 代理人伺服器（Proxy Server）

• 定義：位於用戶端（Client）與目標伺服器（Server）之間的中介通訊系統。用戶端對外部網路的請求不直接連線目標伺服器，而是委託 Proxy Server 代為發出請求與接收回應。
• 運作機制與主要功能：
• 快取機制（Caching）：暫存經常存取的網頁與靜態資源，節省對外頻寬並加速存取。
• 位址隱藏與隱私保護：以 Proxy 自身的 IP 位址代理對外連線，隱匿內部用戶端的真實 IP 位址。
• 存取控制與內容過濾：於應用層（Application Layer）過濾不當 URL、阻擋惡意網站或限制內部員工連線特定外部服務。

4. 前述三類系統中，何者不是被動式的阻擋網路攻擊系統？

• 判斷：入侵偵測系統（IDS）。
• 分析：
• 防火牆與具備過濾規則的代理人伺服器皆能依預設的安全存取政策，對不符合規則的攻擊或非法連線執行「阻擋（Block/Drop/Deny）」動作。

核心觀念

本題考查計算機組織與資料表示法中經典的 Brookshear 8 位元浮點數表示法（8-bit Floating-point Notation）之數值編解碼與運算誤差。

1. 浮點數格式規格

• 符號位元（Sign Bit, $S$）：共 1 位元。$S = 0$ 表示正數，$S = 1$ 表示負數。
• 指數部分（Exponent, $E$）：共 3 位元，採超額 4（Excess-4 / Biased-4）​表示法。 實際指數值 $e = E_{\text{二進位值}} - 4$。 題目已附對照表：$111_2 \to 3$、$110_2 \to 2$、$\dots$、$000_2 \to -4$。
• 假數部分（Mantissa, $M$）：共 4 位元，採純小數正規化格式。 數值以二進位表示時，小數點置於最左邊的第一個 $1$ 之前，格式為 $(0.1b_2b_3b_4)_2$。

重要觀念區別：此格式非 IEEE 754 標準（IEEE 754 假數隱含整數位 $1$，記為 $1.M$）；本題已明文規定「非零數值的假數欄第一位數必為 $1$」，代表假數欄前 4 位元完整儲存小數點後自第一個 $1$ 起之位元，無隱藏位元（Hidden Bit）。

2. 數值還原公式

$V = (-1)^S \times (0.M)_2 \times 2^e$

其中 $(0.M)_2 = b_1 \times 2^{-1} + b_2 \times 2^{-2} + b_3 \times 2^{-3} + b_4 \times 2^{-4}$。

3. 捨棄誤差（Round-off / Truncation Error）

• 編碼時：若二進位正規化後的有效位元數超過 4 位元，因假數欄位長度限制，超出之低位元被截斷（Truncation）捨棄，產生捨棄誤差。
• 運算時（對階誤差）：浮點數加減法必須先「對階（Align Exponents）」，將指數較小者向指數較大者對齊，假數向右移位；若兩數指數差 $\Delta e \ge 4$，則較小數之假數右移超過 4 位元，有效位元將完全移出假數欄位而被捨棄，造成計算結果產生捨棄誤差。

解題方法

(一) 實際數值轉換為浮點表示圖樣

1. 數值 $3.5$

1. 決定符號位元：$3.5 > 0$，故 $S = 0$。
2. 轉為二進位：

$3.5_{10} = 2 + 1 + 0.5 = 11.1_2$

3. 正規化處理： 將小數點移至最左側 $1$ 的左邊：

$11.1_2 = 0.111_2 \times 2^2$

假數欄需 4 位元，低位補 $0$ 得：$M = 1110$。 4. 決定指數欄位： 實際指數 $e = 2$，對照題目表格，指數編碼為 $110$。 5. 組合位元圖樣：

$S \mid E \mid M = 0 \mid 110 \mid 1110 \implies 01101110$

6. 捨棄誤差檢驗： 二進位值 $11.1_2$ 轉換為 $0.1110_2 \times 2^2$ 恰為 4 位有效位元，完全放入假數欄內，未遺失任何位元，故無捨棄誤差。

2. 數值 $-5\frac{1}{4}$

1. 決定符號位元：$-5.25 < 0$，故 $S = 1$。
2. 轉為二進位：

$5.25_{10} = 4 + 1 + 0.25 = 101.01_2$

3. 正規化處理： 將小數點移至最左側 $1$ 的左邊：

$101.01_2 = 0.10101_2 \times 2^3$

有效位元共有 5 位（$10101$），但假數欄位僅能容納 4 位元，故填入最左邊 4 位：$M = 1010$。 最低位元的 $1$（代表實際數值 $0.00001_2 \times 2^3 = 0.25_{10}$）被截斷捨棄。 4. 決定指數欄位： 實際指數 $e = 3$，對照題目表格，指數編碼為 $111$。 5. 組合位元圖樣：

$S \mid E \mid M = 1 \mid 111 \mid 1010 \implies 11111010$

6. 捨棄誤差檢驗： 轉換過程因假數欄位不足而截斷最低位元 $1$，儲存後所代表數值僅為 $-(0.1010_2 \times 2^3) = -5_{10}$，遺失了 $0.25$，故有捨棄誤差。

(二) 浮點表示圖樣還原為十進制數值

1. 位元圖樣 $11011100$

1. 欄位拆解：

• 符號位元：$S = 1$（負數）
• 指數位元：$E = 101$，對照表格得實際指數 $e = 1$
• 假數位元：$M = 1100$，對應二進位純小數為 $(0.1100)_2$

2. 計算實際數值：

$V = - (0.1100_2 \times 2^1) = - (1.100_2) = - (1 + 0.5) = -1.5$

2. 位元圖樣 $01001011$

1. 欄位拆解：

• 符號位元：$S = 0$（正數）
• 指數位元：$E = 100$，對照表格得實際指數 $e = 0$
• 假數位元：$M = 1011$，對應二進位純小數為 $(0.1011)_2$

2. 計算實際數值：

$V = + (0.1011_2 \times 2^0) = 0.1011_2$

展開為十進制分數與小數：

$V = \frac{1}{2} + \frac{0}{4} + \frac{1}{8} + \frac{1}{16} = 0.5 + 0.125 + 0.0625 = 0.6875 \quad \left(\text{即 } \frac{11}{16}\right)$

(三) 循序浮點數加法運算及誤差分析

浮點數由左向右運算，每次相加皆需在該 8 位元系統內執行「對階 $\to$ 假數相加 $\to$ 正規化與捨棄」，並以該系統格式暫存中繼結果後，再與下一個數字進行運算。

核心觀念

本題評量軟體工程與專案管理中之時程規劃（Project Scheduling）​核心技術，主要包含：

1. 工作網路圖（Task Network / Activity Network Diagram）：採用「活動在節點」（Activity-on-Node, AON）表示法，節點代表工作任務，有向邊代表任務間的相依限制（Precedence Constraints）。
2. 關鍵路徑法（Critical Path Method, CPM）：

• 順推法（Forward Pass）：計算各任務之最早開始日（Early Start, $ES$）與最早完成日（Early Finish, $EF$）。若任務持續天數為 $D$： $EF = ES + D - 1$ $ES = \max(\text{所有先行任務之 } EF) + 1$
• 逆推法（Backward Pass）：計算各任務之最晚完成日（Late Finish, $LF$）與最晚開始日（Late Start, $LS$）： $LS = LF - D + 1$ $LF = \min(\text{所有緊後任務之 } LS) - 1$
• 總浮時（Total Float / Slack, $TF$）：任務可容許延遲而不影響專案總工期的時間： $TF = LS - ES = LF - EF$
• 關鍵路徑（Critical Path）：從專案起點到終點耗時最長之路徑，其上所有任務之總浮時皆為零（$TF = 0$）。

解題方法與推導過程

步驟一：路徑枚舉與工期計算

專案自起點至終點共存在 3 條路徑，各路徑工期總和如下：

1. 路徑 1：$A \rightarrow C \rightarrow E \rightarrow G$ $\text{總工期} = 8 + 6 + 4 + 1 = 19 \text{ 天}$
2. 路徑 2：$A \rightarrow D \rightarrow E \rightarrow G$ $\text{總工期} = 8 + 1 + 4 + 1 = 14 \text{ 天}$
3. 路徑 3：$B \rightarrow F \rightarrow G$ $\text{總工期} = 4 + 6 + 1 = 11 \text{ 天}$

專案之最短完工所需總工期由最長路徑決定，即 19 天。

步驟二：各任務 CPM 參數推導（以專案第 1 天為基準）

設定專案開始日為第 1 天（Day 1，即 2018/7/1）：

• 任務 D 之詳細參數計算：
• 先行工作為 $A$（$EF = 8$），故 $ES(D) = 8 + 1 = 9$（第 9 天）。
• 工期 1 天，故 $EF(D) = 9 + 1 - 1 = 9$（第 9 天）。
• 緊後工作為 $E$，而 $E$ 之最晚開始日 $LS(E) = 15$。
• 因此 $D$ 之最晚完成日 $LF(D) = LS(E) - 1 = 15 - 1 = 14$（第 14 天）。
• $D$ 之總浮時 $TF(D) = LF - EF = 14 - 9 = 5$ 天。

子題詳解

(一) 工作網路圖（AON 網圖）

依據任務節點與相依關係繪製如下圖：

核心觀念

本題評量數位邏輯電路之基本分析與推導能力，主要涵蓋以下核心觀念與定義：

1. 基本邏輯閘與複合邏輯閘之運算定義：

• OR 閘：$f(x, y) = x + y$（任一輸入為 $1$，輸出即為 $1$；全為 $0$ 則輸出 $0$）。
• AND 閘：$f(x, y) = x \cdot y$（兩輸入皆為 $1$，輸出方為 $1$；任一輸入為 $0$ 則輸出 $0$）。
• XOR 閘（互斥或閘）：$f(x, y) = x \oplus y = \bar{x}y + x\bar{y}$（兩輸入相異時輸出為 $1$；相同時輸出為 $0$）。
• NOT_AND 閘（NAND，反及閘）：$f(x, y) = \overline{x \cdot y}$（全為 $1$ 輸出 $0$；其餘輸出 $1$）。
• NOT_OR 閘（NOR，反或閘）：$f(x, y) = \overline{x + y}$（全為 $0$ 輸出 $1$；其餘輸出 $0$）。
• NOT_XOR 閘（XNOR，同或閘）：$f(x, y) = \overline{x \oplus y} = xy + \bar{x}\bar{y}$（兩輸入相同時輸出為 $1$；相異時輸出為 $0$）。

2. 多階組合邏輯電路推導：依據電路各節點之拓撲連接關係，逐階列出中介變數與輸出布林代數函數，並利用真值表完整列舉所有輸入組合。
3. 電路圖結構之合理假設：本題考卷原頁文字擷取未包含完整圖形，依題意敘述與國家考試典型命題慣例：

• 電路圖(a)為典型二層組合邏輯電路，第一層包含輸入為 $A, B$ 的 XOR 閘與輸入為 $B, C$（或 $A, C$）的 AND 閘，第二層為 OR 閘輸出 $D$，輸出邏輯式為 $D = (A \oplus B) + (B \cdot C)$。
• 電路圖(b)為典型對稱二層樹狀結構，第一層兩個方塊分別接收 $(A, B)$ 與 $(C, D)$，第二層一個方塊接收第一層輸出產生最終輸出 $E$。

解題方法

(一) 電路圖(a)之輸出推導（求使 $D=1$ 之輸入組合）

依據典型二層電路架構，令第一層 XOR 閘輸出為 $X_1 = A \oplus B$，AND 閘輸出為 $X_2 = B \cdot C$。 輸出端 OR 閘之輸出邏輯式為： $D = X_1 + X_2 = (A \oplus B) + (B \cdot C)$

欲使 $D = 1$，只要 $A \oplus B = 1$ 或 $B \cdot C = 1$ 成立即可：

1. 當 $A \oplus B = 1$ 時：表示 $A \neq B$，共有 4 種組合：

• $(A, B, C) = (0, 1, 0) \implies D = 1 + 0 = 1$
• $(A, B, C) = (0, 1, 1) \implies D = 1 + 1 = 1$
• $(A, B, C) = (1, 0, 0) \implies D = 1 + 0 = 1$
• $(A, B, C) = (1, 0, 1) \implies D = 1 + 0 = 1$

2. 當 $A \oplus B = 0$ 時：表示 $A = B$，此時必須依賴 $B \cdot C = 1$ 使輸出為 $1$：

• 若 $A = B = 0$：$B \cdot C = 0 \cdot C = 0$，輸出 $D = 0 + 0 = 0$（無符合解）。
• 若 $A = B = 1$：$B \cdot C = 1 \cdot C = C$，故需 $C = 1$ 才能使 $D = 1$。
• 此時產生解：$(A, B, C) = (1, 1, 1) \implies D = 0 + 1 = 1$。

列出完整 8 種輸入組合真值表檢驗：

使 $D = 1$ 的所有輸入組合 $(A, B, C)$ 共有 5 組。

(註：若原圖 AND 閘之輸入端為 $A, C$，布林代數式為 $D = (A \oplus B) + (A \cdot C)$。經由布林代數化簡 $(A \oplus B) + AC = \bar{A}B + A\bar{B} + AC = \bar{A}B + A\bar{B} + BC$，其真值表與上述完全同構，解完全相同。)

(二) 電路圖(b)之邏輯閘判定

電路圖(b)之每個方塊代表同種類型之邏輯閘，以二層對稱樹狀結構分析：

• 第一層上方方塊輸出：$X_1 = \text{GATE}(A, B)$
• 第一層下方方塊輸出：$X_2 = \text{GATE}(C, D)$
• 第二層輸出端方塊：$E = \text{GATE}(X_1, X_2)$

針對題目給定的三種候選閘（NOT_AND、NOT_OR、NOT_XOR）在兩種輸入狀態下進行運算推導：

情況 1：所有輸入為 $0$（$A = B = C = D = 0$）

• 各方塊第一層之兩輸入均為 $(0, 0)$，令其輸出為 $X = \text{GATE}(0, 0)$。
• 第二層之輸入則為 $(X, X)$，輸出為 $E = \text{GATE}(X, X)$。

情況 2：所有輸入為 $1$（$A = B = C = D = 1$）

• 各方塊第一層之兩輸入均為 $(1, 1)$，令其輸出為 $Y = \text{GATE}(1, 1)$。

核心觀念

本題評量計算機組織與結構（Computer Organization and Architecture）中兩大核心主題：處理器效能評估方程式（CPU Performance Equation）​與精簡指令集電腦（RISC）架構特徵。

1. 平均每指令週期數（Cycles Per Instruction, CPI）： 程式由多種不同指令組成，各類指令執行所需週期數不同，整體程式的平均 CPI 採用加權平均計算： $\text{CPI} = \sum_{i=1}^{n} (P_i \times \text{CPI}_i)$ 其中 $P_i$ 為第 $i$ 類指令佔總指令數的百分比，$\text{CPI}_i$ 為該類指令所需的時脈週期數。

2. 每秒百萬百萬指令數（Million Instructions Per Second, MIPS）： 衡量處理器每秒能執行多少百萬個指令的指標： $\text{MIPS} = \frac{\text{指令總數 (Instruction Count, } IC)}{T_{\text{exe}} \times 10^6} = \frac{\text{時脈頻率 (Clock Rate, } f)}{\text{CPI} \times 10^6}$ 若時脈速度單位為 $\mathrm{MHz}$，則公式簡化為： $\text{MIPS} = \frac{f\ (\text{以 }\mathrm{MHz}\text{ 為單位})}{\text{CPI}}$

3. 程式執行時間（CPU Execution Time, $T_{\text{exe}}$）： 由經典的 CPU 效能方程式決定： $T_{\text{exe}} = IC \times \text{CPI} \times \text{時脈週期時間 (Clock Cycle Time, } \tau) = \frac{IC \times \text{CPI}}{f}$

4. RISC（Reduced Instruction Set Computing）設計哲學： 以簡化指令功能、固定指令長度、實施載入／儲存（Load/Store）架構為核心，目標在於讓多數指令能於單一時脈週期內透過硬線控制（Hardwired Control）與管線化（Pipelining）高效率完成。

解題方法

(一) 計算 CPI、MIPS 及執行時間

已知條件：

• 時脈頻率 $f = 100\ \mathrm{MHz} = 100 \times 10^6\ \mathrm{Hz} = 10^8\ \mathrm{Hz}$
• 時脈週期時間 $\tau = \frac{1}{f} = \frac{1}{10^8} = 10^{-8}\ \mathrm{s} = 10\ \mathrm{ns}$
• 程式指令總數 $IC = 10{,}000$ 行
• 各類指令佔比與個別時脈週期：
• 資料轉換：佔比 $20\%$，週期數 $3$
• 整數運算：佔比 $38\%$，週期數 $1$
• 浮點運算：佔比 $25\%$，週期數 $2$
• 流程控制：佔比 $17\%$，週期數 $2$
• （註：題目表格所列之「輸出入」指令於本程式中佔比為 $0\%$）

Step 1：計算程式之平均 CPI 利用加權平均公式： $\text{CPI} = (20\% \times 3) + (38\% \times 1) + (25\% \times 2) + (17\% \times 2)$ $\text{CPI} = (0.20 \times 3) + (0.38 \times 1) + (0.25 \times 2) + (0.17 \times 2)$ $\text{CPI} = 0.60 + 0.38 + 0.50 + 0.34 = 1.82\ \text{cycles/instruction}$

Step 2：計算處理器執行該程式之 MIPS 將時脈速度 $f = 100\ \mathrm{MHz}$ 與算得之 $\text{CPI} = 1.82$ 代入公式： $\text{MIPS} = \frac{100}{1.82} = \frac{10000}{182} = \frac{5000}{91} \approx 54.95$

Step 3：計算該程式之執行時間（Execution Time, $T_{\text{exe}}$） 程式執行總週期數（Total Cycles）： $\text{Total Cycles} = IC \times \text{CPI} = 10{,}000 \times 1.82 = 18{,}200\ \text{cycles}$ 執行時間為總週期數乘上單一週期時間： $T_{\text{exe}} = \frac{\text{Total Cycles}}{f} = \frac{18{,}200}{100 \times 10^6\ \mathrm{Hz}} = 1.82 \times 10^{-4}\ \mathrm{s} = 0.182\ \mathrm{ms} = 182\ \mu\mathrm{s}$

(二) 詳述 RISC（精簡指令集電腦）