115 高普考普通考試 電信工程 電子學概要 考古題詳解

115 年・高普考・普通考試・電信工程
試題代碼 電子學概要

第 一 題25 分

如圖所示之電路，所有二極體均為理想（Ideal），並接上圖示之電壓及電阻。

🖼️【此處有附圖，請對照原卷】

(一) 請判斷 D1D_1、D2D_2 及 D3D_3 三個二極體分別為導通（ON）或關閉（OFF）。（15 分）

(二) 求出 V1V_1 之電壓值。（10 分）

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

理想二極體的判斷規則為：

  • 導通時：二極體兩端電壓為 00，可視為短路。
  • 關閉時：電流為 00，可視為開路。
  • 傳統電流方向由陽極流向陰極；圖中的短線端為陰極。

由圖可判斷：

  • D1D_1：陽極接左側 2 V2\text{ V}，陰極接 V1V_1。
  • D2D_2：陽極經 10 kΩ10\text{ k}\Omega 接 10 V10\text{ V}，陰極接 V1V_1。
  • D3D_3：陽極接 V1V_1，陰極經 10 kΩ10\text{ k}\Omega 接 0 V0\text{ V}。

解題方法

先判斷由 10 V10\text{ V} 端供電的 D2D_2。若 D2D_2 導通，則 V1V_1 可由上方 10 V10\text{ V} 經 10 kΩ10\text{ k}\Omega，再經 D3D_3 與右側 10 kΩ10\text{ k}\Omega 接地形成電流路徑。

此時 D3D_3 也導通，因為 V1V_1 高於右端的 0 V0\text{ V}。將導通的理想二極體視為短路，電路等效為：

10 V→10 kΩ→V1→10 kΩ→0 V10\text{ V} \rightarrow 10\text{ k}\Omega \rightarrow V_1 \rightarrow 10\text{ k}\Omega \rightarrow 0\text{ V}

因此電流為

I=10 V10 kΩ+10 kΩ=0.5 mAI=\frac{10\text{ V}}{10\text{ k}\Omega+10\text{ k}\Omega} =0.5\text{ mA}

故

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 二 題25 分

下圖 1 為一個由電阻及電容所構成之電路，其中 C1=10 μFC_1=10\,\mu\text{F}、R1=9 kΩR_1=9\,\text{k}\Omega、R2=1 kΩR_2=1\,\text{k}\Omega。

🖼️【圖 1：此處有附圖，請對照原卷】

(一) 請依圖 2 畫出此電路之頻率響應圖，圖中需要標記極點 ωp\omega_p 與零點 ωz\omega_z（rad/s\text{rad/s}）。（15 分）

🖼️【圖 2：此處有附圖，請對照原卷】

(二) 求出極點 3-dB 頻率 ωp\omega_p（rad/s\text{rad/s}）。（10 分）

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查一階 RC 電路的頻率響應。由圖 1 可知，輸出端 vov_o 對地的負載為電容 C1C_1 與電阻 R2R_2 串聯，因此可使用阻抗分壓法求傳遞函數。

電容阻抗為

ZC=1sC1Z_C=\frac{1}{sC_1}

串聯支路阻抗為

Z=R2+1sC1Z=R_2+\frac{1}{sC_1}

故

vovi=ZR1+Z\frac{v_o}{v_i} = \frac{Z}{R_1+Z}

解題方法與傳遞函數

代入 ZZ：

H(s)=vovi=R2+1sC1R1+R2+1sC1H(s)=\frac{v_o}{v_i} = \frac{R_2+\frac{1}{sC_1}} {R_1+R_2+\frac{1}{sC_1}}

分子、分母同乘以 sC1sC_1：

H(s)=1+sR2C11+s(R1+R2)C1H(s) = \frac{1+sR_2C_1} {1+s(R_1+R_2)C_1}

因此可直接判斷：

ωz=1R2C1\omega_z=\frac{1}{R_2C_1} ωp=1(R1+R2)C1\omega_p=\frac{1}{(R_1+R_2)C_1}

（一）頻率響應圖

1. 低頻增益

當 ω→0\omega\to 0 時，電容相當於開路，輸出電壓為 R2R_2 與 R1R_1、R2R_2 的分壓：

∣H(0)∣=R2R1+R2=19+1=0.1|H(0)| = \frac{R_2}{R_1+R_2} = \frac{1}{9+1} = 0.1

換算為分貝：

20log⁡10(0.1)=−20 dB20\log_{10}(0.1)=-20\text{ dB}

因此低頻時曲線維持在 −20 dB-20\text{ dB}。

2. 極點與零點

ωp=1(9 kΩ+1 kΩ)(10 μF)=10 rad/s\omega_p = \frac{1}{(9\,\text{k}\Omega+1\,\text{k}\Omega)(10\,\mu\text{F})} = 10\text{ rad/s} ωz=1(1 kΩ)(10 μF)=100 rad/s\omega_z = \frac{1}{(1\,\text{k}\Omega)(10\,\mu\text{F})} = 100\text{ rad/s}

3. 漸近線斜率

  • ω<10\omega<10：增益為 −20-20 dB，斜率 00 dB/dec。
  • 10<ω<10010<\omega<100：經過極點後，斜率變為 +20+20 dB/dec。
  • ω>100\omega>100：經過零點後，斜率回到 00 dB/dec。

高頻時電容近似短路，輸出端幾乎直接接到輸入端，因此

∣H(∞)∣=1=0 dB|H(\infty)|=1=0\text{ dB}

頻率響應示意

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 三 題25 分

分析下圖之數位邏輯電路。

🖼️【此處有附圖，請對照原卷】

(一) 說明此數位電路輸出 FF 之邏輯函數為何？（15 分）

(二) 使用 CMOS 邏輯電路，包含上拉網路（pull-up network）PMOS 電路及下拉網路（pull-down network）NMOS 電路完成該數位邏輯電路。（10 分）

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查：

  1. 基本邏輯閘的邏輯函數判讀。
  2. NAND 邏輯的反相特性。
  3. CMOS 電路中：
  • 下拉網路（PDN）由 NMOS 組成，負責在輸出為 00 時導通。
  • 上拉網路（PUN）由 PMOS 組成，為 PDN 的對偶電路，負責在輸出為 11 時導通。
  1. 串聯與並聯電晶體所代表的邏輯關係：
  • NMOS 串聯：AND
  • NMOS 並聯：OR
  • PMOS 串聯與並聯的邏輯對應關係與 NMOS 相反。

（一）輸出 FF 的邏輯函數

圖中左側為二輸入 OR 閘，因此其輸出為

X=A+BX=A+B

右側為二輸入 NAND 閘，輸入分別為 XX 與 CC，所以輸出為

F=XC‾F=\overline{XC}

代入 X=A+BX=A+B：

F=(A+B)C‾\boxed{F=\overline{(A+B)C}}

利用 De Morgan 定理展開：

F=A+B‾+C‾F=\overline{A+B}+\overline{C} F=A‾ B‾+C‾\boxed{F=\overline{A}\,\overline{B}+\overline{C}}

因此，當 C=0C=0 時，C‾=1\overline C=1，輸出必為 F=1F=1；當 C=1C=1 時，輸出為

F=A+B‾F=\overline{A+B}

只有在 A=0A=0 且 B=0B=0 時，F=1F=1。

（二）CMOS 邏輯電路設計

1. 建立下拉網路 PDN

CMOS 的下拉網路必須在輸出函數為 00 時導通。

由

F=(A+B)C‾F=\overline{(A+B)C}

可知

F‾=(A+B)C\overline F=(A+B)C

因此，PDN 應實現 (A+B)C(A+B)C：

  • AA、BB 兩個 NMOS 並聯，表示 A+BA+B。
  • 此並聯組合再與 CC 控制的 NMOS 串聯，表示 (A+B)C(A+B)C。

文字表示如下：

PDN： NC 與 (NA∥NB) 串聯\boxed{\text{PDN： }N_C\text{ 與 }(N_A\parallel N_B)\text{ 串聯}}

其中：

  • NAN_A 的閘極接 AA；
  • NBN_B 的閘極接 BB；
  • NCN_C 的閘極接 CC。

當 C=1C=1 且 A=1A=1 或 B=1B=1 時，PDN 導通，輸出被拉至接地，故 F=0F=0。

2. 建立上拉網路 PUN

PUN 必須為 PDN 的對偶網路：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 四 題25 分

如下圖 NMOS 電晶體之參數：

Kn=μCox(W/L)=0.5 mA/V2,Vt=1 V,VA=∞K_n=\mu C_{ox}(W/L)=0.5\,\text{mA}/\text{V}^2,\quad V_t=1\,\text{V},\quad V_A=\infty

且不考慮基底效應（Body Effect）。

🖼️【此處有附圖，請對照原卷】

(一) 求 IDI_D 值。（10 分）

(二) 求出 gmg_m 值。（5 分）

(三) 求算此電路之小訊號增益 (Vo/Vi)(V_o/V_i) 值。（10 分）

🖼️ 本題原卷含圖表。基於試題來源之版權考量，本站不轉載原卷影像； 題目文字已完整轉錄，圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題為 NMOS 共汲極放大器（Source Follower），考查：

  1. 分壓偏壓求閘極電壓 VGV_G
  2. NMOS 飽和區電流方程式
  3. 跨導 gmg_m
  4. 共汲極放大器的小訊號電壓增益

直流分析時，耦合電容視為開路；中頻小訊號分析時，耦合電容視為短路。因 VA=∞V_A=\infty，故忽略 ror_o。

(一) 求 IDI_D

1. 求閘極直流偏壓

閘極無直流電流，因此由 3 kΩ3\,\text{k}\Omega 與 2 kΩ2\,\text{k}\Omega 分壓：

VG=10(2 kΩ3 kΩ+2 kΩ)=4 VV_G=10\left(\frac{2\,\text{k}\Omega}{3\,\text{k}\Omega+2\,\text{k}\Omega}\right) =4\,\text{V}

設汲極電流以 mA 為單位，因源極接有 1 kΩ1\,\text{k}\Omega 電阻：

VS=ID(1 kΩ)V_S=I_D(1\,\text{k}\Omega)

若 IDI_D 以 mA 表示，則 VS=IDV_S=I_D V。

因此：

VGS=VG−VS=4−IDV_{GS}=V_G-V_S=4-I_D VGS−Vt=(4−ID)−1=3−IDV_{GS}-V_t=(4-I_D)-1=3-I_D

2. 使用 NMOS 飽和區電流公式

題目給定：

Kn=μCox(WL)=0.5 mA/V2K_n=\mu C_{ox}\left(\frac WL\right) =0.5\,\text{mA}/\text{V}^2

飽和區電流為：

ID=12Kn(VGS−Vt)2I_D=\frac12K_n(V_{GS}-V_t)^2

代入得：

ID=12(0.5)(3−ID)2I_D=\frac12(0.5)(3-I_D)^2 ID=0.25(3−ID)2I_D=0.25(3-I_D)^2

整理：

4ID=(3−ID)24I_D=(3-I_D)^2 ID2−10ID+9=0I_D^2-10I_D+9=0 (ID−1)(ID−9)=0(I_D-1)(I_D-9)=0

形式上得到 ID=1 mAI_D=1\,\text{mA} 或 9 mA9\,\text{mA}。但 ID=9 mAI_D=9\,\text{mA} 時：

VGS−Vt=3−9=−6 VV_{GS}-V_t=3-9=-6\,\text{V}

不符合 NMOS 導通條件，因此捨去。

取：

ID=1 mA\boxed{I_D=1\,\text{mA}}

驗證工作區：

VS=1 V,VGS=4−1=3 VV_S=1\,\text{V},\qquad V_{GS}=4-1=3\,\text{V} VDS=10−1=9 VV_{DS}=10-1=9\,\text{V}

且：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

其他考古題

電信工程《電子學概要》其他年度

114113112111110109108

115 年高普考普通考試・其他類科的《電子學概要》

電力工程電子工程