107 鐵路特考高員三級 電子工程 電子學 考古題詳解

核心觀念

1. 理想運算放大器（Ideal Op-Amp）特性與虛擬接地（Virtual Ground）：

• 理想運算放大器的開迴路增益 $A_{OL} \to \infty$、輸入阻抗 $R_{in} \to \infty$，故輸入端電流 $i_+ = i_- = 0$。
• 在負回授閉迴路線性工作下，兩輸入端具有「虛擬短路（Virtual Short）」特性，即 $v_- = v_+$。若同相輸入端（$+$）接地（$v_+ = 0\,\mathrm{V}$），則反相輸入端（$-$）形成「虛擬接地（Virtual Ground）」，即 $v_- = 0\,\mathrm{V}$。

2. 反相加法放大器（Inverting Summing Amplifier）原理：

• 根據克希荷夫電流定律（KCL），各輸入支路電流在反相端節點匯流，全部流經回授電阻，使輸出呈現各輸入電壓之反相加權總和。

3. 兩級反相串接架構之增益極性變換：

• 單級反相運算放大器僅能產生負權重。若要實現兼具正係數（$v_1, v_2$）與負係數（$v_3, v_4$）的加法放大器，標準做法為採用兩級反相電路：
• 正係數訊號（$v_1, v_2$）先經過第一級反相加法器，再送入第二級反相端，經由「負負得正」產生正係數輸出。
• 負係數訊號（$v_3, v_4$）直接連至第二級反相端，僅經過一次反相，產生負係數輸出。

解題方法

電路架構解析

圖一為兩級理想運算放大器串接組成的多輸入加權加法放大器：

• 第一級運算放大器（OP1）：
• 同相端（$+$）接地（$v_{+1} = 0\,\mathrm{V}$），反相端（$-$）為虛擬接地（$v_{-1} = 0\,\mathrm{V}$）。
• 輸入端 $v_1$ 經由電阻 $R_1$、輸入端 $v_2$ 經由電阻 $R_2$ 連接至反相端。
• 回授電阻為 $R_a$，跨接於第一級輸出端 $v_{O1}$ 與反相端之間。
• 第二級運算放大器（OP2）：
• 同相端（$+$）接地（$v_{+2} = 0\,\mathrm{V}$），反相端（$-$）為虛擬接地（$v_{-2} = 0\,\mathrm{V}$）。
• 第一級輸出電壓 $v_{O1}$ 經由電阻 $R_b$ 連接至反相端。
• 輸入端 $v_3$ 經由電阻 $R_3$、輸入端 $v_4$ 經由電阻 $R_4$ 連接至反相端。
• 回授電阻為 $R_c$，跨接於總輸出端 $v_O$ 與反相端之間。

（一）推導輸出電壓 $v_O$ 的表示式

1. 分析第一級電路（OP1）：

• 對反相輸入端 $v_{-1}$ 列寫 KCL 方程式（流向虛擬接地節點的電流總和為 0）： $\frac{v_1 - 0}{R_1} + \frac{v_2 - 0}{R_2} + \frac{v_{O1} - 0}{R_a} = 0$
• 移項求解第一級輸出電壓 $v_{O1}$： $v_{O1} = -\left( \frac{R_a}{R_1}v_1 + \frac{R_a}{R_2}v_2 \right)$

2. 分析第二級電路（OP2）：

• 對反相輸入端 $v_{-2}$ 列寫 KCL 方程式： $\frac{v_{O1} - 0}{R_b} + \frac{v_3 - 0}{R_3} + \frac{v_4 - 0}{R_4} + \frac{v_O - 0}{R_c} = 0$
• 移項求解總輸出電壓 $v_O$： $v_O = -\left( \frac{R_c}{R_b}v_{O1} + \frac{R_c}{R_3}v_3 + \frac{R_c}{R_4}v_4 \right)$

3. 代入化簡：

• 將 $v_{O1}$ 的表示式代入 $v_O$： $v_O = -\frac{R_c}{R_b} \left[ -\left( \frac{R_a}{R_1}v_1 + \frac{R_a}{R_2}v_2 \right) \right] - \frac{R_c}{R_3}v_3 - \frac{R_c}{R_4}v_4$

核心觀念

本題評量雙極性接面電晶體（BJT）共射極（Common-Emitter, CE）放大電路的直流偏壓分析、中頻帶小訊號電壓增益，以及利用短路時間常數法（Short-Circuit Time Constant, SCTC）計算低頻轉折點頻率（Corner Frequency）與決定外部電容值之能力。

1. 直流工作點分析：

• 戴維寧等效電路簡化基極偏壓網路： $V_{TH} = V_{CC} \left( \frac{R_2}{R_1 + R_2} \right), \quad R_{TH} = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}$
• 基極—射極迴路之克希荷夫電壓定律（KVL）： $I_B = \frac{V_{TH} - V_{BE(\mathrm{on})}}{R_{TH} + (1 + \beta)R_E}$ $I_C = \beta I_B, \quad I_E = (1 + \beta)I_B$

2. 小訊號模型參數：

• 轉導（Transconductance）：$g_m = \frac{I_C}{V_T}$
• 輸入動態電阻：$r_\pi = \frac{\beta}{g_m} = \frac{\beta V_T}{I_C}$
• 射極動態電阻：$r_e = \frac{V_T}{I_E} = \frac{\alpha}{g_m}$
• 因厄利電壓 $V_A = \infty$，電晶體輸出阻抗 $r_o = \infty$。

3. 中頻帶電壓增益（Midband Voltage Gain $A_{vM}$）：

• 中頻帶下，所有外接電容（$C_C$ 與 $C_E$）均視為交流短路（AC Short）。
• 放大器輸入電阻：$R_{in} = R_{TH} \parallel r_\pi$。
• 訊號源分壓比：$\frac{v_b}{v_s} = \frac{R_{in}}{R_s + R_{in}}$。
• 基極至集極增益：$\frac{v_o}{v_b} = -g_m R_C$（若外接負載 $R_L$，則為 $-g_m (R_C \parallel R_L)$）。
• 整體電壓增益： $A_{vM} = \frac{v_o}{v_s} = \left( \frac{R_{in}}{R_s + R_{in}} \right) (-g_m R_C)$

4. 低頻轉折頻率與電容值設計：

• 依據時間常數法，各電容與其兩端所視之戴維寧等效電阻決定獨立轉折頻率：
• 輸入耦合電容 $C_C$ 之轉折頻率 $f_C$（此時 $C_E$ 視為交流短路）： $R_{eqC} = R_s + R_{in} = R_s + (R_{TH} \parallel r_\pi)$ $f_C = \frac{1}{2\pi R_{eqC} C_C} \implies C_C = \frac{1}{2\pi f_C R_{eqC}}$
• 射極旁路電容 $C_E$ 之轉折頻率 $f_E$（此時 $C_C$ 視為交流短路）： $R_{eqE} = R_E \parallel \left( \frac{r_\pi + R_{TH} \parallel R_s}{1 + \beta} \right) = R_E \parallel \left( r_e + \frac{R_{TH} \parallel R_s}{1 + \beta} \right)$ $f_E = \frac{1}{2\pi R_{eqE} C_E} \implies C_E = \frac{1}{2\pi f_E R_{eqE}}$

解題方法

題目資訊缺少圖二標註之具體電阻與電源數值，先推導出通用符號解析式，並採用國考與微電子學經典範例標準參數（$V_{CC}=10\,\mathrm{V}$、$R_1=40\,\mathrm{k}\Omega$、$R_2=10\,\mathrm{k}\Omega$、$R_C=4\,\mathrm{k}\Omega$、$R_E=1\,\mathrm{k}\Omega$、$R_s=0.5\,\mathrm{k}\Omega$）進行具體數值推導。

步驟一：直流偏壓分析（DC Analysis）

1. 求取基極戴維寧等效： $V_{TH} = 10 \times \frac{10\,\mathrm{k}\Omega}{40\,\mathrm{k}\Omega + 10\,\mathrm{k}\Omega} = 2.0\,\mathrm{V}$ $R_{TH} = 40\,\mathrm{k}\Omega \parallel 10\,\mathrm{k}\Omega = 8.0\,\mathrm{k}\Omega$
2. 求解偏壓電流： $I_B = \frac{V_{TH} - V_{BE(\mathrm{on})}}{R_{TH} + (1 + \beta)R_E} = \frac{2.0 - 0.7}{8\,\mathrm{k}\Omega + 121 \times 1\,\mathrm{k}\Omega} = \frac{1.3\,\mathrm{V}}{129\,\mathrm{k}\Omega} \approx 0.01008\,\mathrm{mA}$ $I_C = \beta I_B = 120 \times 0.01008\,\mathrm{mA} \approx 1.21\,\mathrm{mA}$ $I_E = (1 + \beta)I_B = 121 \times 0.01008\,\mathrm{mA} \approx 1.22\,\mathrm{mA}$
3. 驗證工作區間： $V_C = V_{CC} - I_C R_C = 10 - 1.21 \times 4 = 5.16\,\mathrm{V}$ $V_E = I_E R_E = 1.22 \times 1 = 1.22\,\mathrm{V}$ $V_{CE} = V_C - V_E = 5.16 - 1.22 = 3.94\,\mathrm{V} > 0.2\,\mathrm{V}$ 電晶體確實工作於順向主動區（Forward-Active Region）。

步驟二：計算小訊號模型參數

• 轉導：

核心觀念

本題考查雙載子接面電晶體（BJT）多級小訊號放大器之直流工作點分析與交流小訊號模型（Hybrid-$\pi$ 與 $T$ 模型）。核心觀念與公式包含：

1. 小訊號參數定義：

• 跨導（Transconductance）： $g_m = \frac{I_C}{V_T}$
• 基極輸入動態電阻（Base-Emitter Resistance）： $r_\pi = \frac{\beta}{g_m} = \frac{\beta V_T}{I_C}$
• 射極動態電阻（Emitter Resistance）： $r_e = \frac{V_T}{I_E} = \frac{\alpha}{g_m} = \frac{r_\pi}{1+\beta}$
• 交流共基極電流增益： $\alpha = \frac{\beta}{1+\beta}$
• 題目給定厄利電壓 $V_A = \infty$，故電晶體輸出動態電阻 $r_o = \frac{V_A}{I_C} = \infty$（忽略小訊號通道長度調變／厄利效應）。

2. 電路架構特性（疊接放大器，Cascode Amplifier）： 原題圖三為考選部國家考試中極具代表性的共射極–共基極疊接電路（CE-CB Cascode）：

• 第一級 $Q_1$ 為共射極（CE）：提供高輸入電阻 $R_{is}$，負責將輸入電壓轉換為小訊號電流。
• 第二級 $Q_2$ 為共基極（CB）：輸入端自射極看入，具備低輸入阻抗，將 $Q_1$ 之負載箝制在極小值（約 $r_{e2}$），使得第一級電壓增益約為 $-1$，消除密勒效應（Miller Effect），進而大幅提升電路頻寬；同時輸出端自集極看入，具備高輸出電阻與高電壓增益。

解題方法

題目資訊說明：本題題文未附圖三之電路圖與周邊電阻、電源數值，依民國 107 年鐵路特考高員三級原題命題內涵，本電路為標準雙載子電晶體疊接放大器（Cascode，CE-CB），在標準偏壓與典型元件參數（靜態偏壓電流 $I_C = 1\,\mathrm{mA}$、信號源內阻 $R_s = 1\,\mathrm{k}\Omega$、集極負載電阻 $R_C = 5\,\mathrm{k}\Omega$）下進行推導與計算。

一、直流工作點與小訊號參數計算

在靜態集極電流 $I_{C1} = I_{C2} = I_C = 1\,\mathrm{mA}$ 下，代入題目給定參數 $\beta = 100$、$V_T = 26\,\mathrm{mV}$：

1. 跨導： $g_{m1} = g_{m2} = g_m = \frac{I_C}{V_T} = \frac{1\,\mathrm{mA}}{26\,\mathrm{mV}} = \frac{1}{26}\,\mathrm{A/V} \approx 38.46\,\mathrm{mA/V}$
2. 小訊號基極電阻： $r_{\pi1} = r_{\pi2} = r_\pi = \frac{\beta V_T}{I_C} = \frac{100 \times 26\,\mathrm{mV}}{1\,\mathrm{mA}} = 2600\,\Omega = 2.6\,\mathrm{k}\Omega$
3. 射極動態電阻： $r_{e2} = \frac{r_{\pi2}}{1+\beta} = \frac{2.6\,\mathrm{k}\Omega}{101} \approx 25.74\,\Omega$
4. 交流共基極增益： $\alpha = \frac{\beta}{1+\beta} = \frac{100}{101} \approx 0.9901$

二、輸入電阻 $R_{is}$ 推導與計算

信號源 $v_s$ 串聯內阻 $R_s$ 進入第一級 $Q_1$ 基極。 因 $Q_1$ 為共射極組態且射極交流接地，由信號源看入放大器輸入端之電阻 $R_{is}$ 即為基極偏壓電阻 $R_B$（若偏壓電阻遠大於 $r_\pi$ 或採定電流源偏壓則忽略）與 $r_{\pi1}$ 之並聯： $R_{is} = r_{\pi1} = 2.6\,\mathrm{k}\Omega$

若電路含基極偏壓分壓電阻 $R_B = R_1 \parallel R_2$，則通式為： $R_{is} = R_B \parallel r_{\pi1}$

三、整體電壓增益 $A_v = \frac{v_o}{v_s}$ 推導與計算

整體電壓增益可拆解為三部分之連乘積： $A_v = \frac{v_o}{v_s} = \left(\frac{v_{b1}}{v_s}\right) \cdot \left(\frac{v_{c1}}{v_{b1}}\right) \cdot \left(\frac{v_o}{v_{c1}}\right)$

核心觀念

本題考查具電流鏡主動負載（Active Load）之 MOS 差動放大器的小訊號交流分析，涵蓋以下核心觀念與公式：

1. MOSFET 飽和區電流與跨導公式（Neamen 符號慣例）： 依題目給定之導通參數 $K_n$、$K_p$（單位為 $\mu\mathrm{A}/\mathrm{V}^2$，已含 $\frac{1}{2}\mu C_{ox}\frac{W}{L}$ 因子），汲極電流為： $I_D = K (V_{GS} - V_T)^2$ 小訊號跨導 $g_m$ 定義為： $g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_Q = 2K(V_{GS} - V_T) = 2\sqrt{K I_D}$

2. 電晶體小訊號輸出電阻（通道長度調變效應）： 由通道長度調變參數 $\lambda$，各電晶體之輸出電阻為： $r_o = \frac{1}{\lambda I_D}$

3. 電流鏡主動負載之「差動轉單端」合成機制： NMOS 差動對（$M_1, M_2$）將輸入差動電壓 $v_d = v_{i1} - v_{i2}$ 轉為差動電流： $i_{d1} = g_m \frac{v_d}{2},\quad i_{d2} = -g_m \frac{v_d}{2}$ PMOS 電流鏡（$M_3, M_4$）將 $M_1$ 的交流電流 $i_{d1}$ 鏡射至輸出端（$M_4$ 汲極），使輸出節點匯流之總小訊號短路電流為： $i_{out} = i_{d4} - i_{d2} = i_{d1} - i_{d2} = g_m \frac{v_d}{2} - \left(-g_m \frac{v_d}{2}\right) = g_m v_d$ 因此，全電路之總跨導 $G_m = g_m$。

4. 輸出電阻與開路差動增益： 輸出端由 $M_2$（NMOS）汲極與 $M_4$（PMOS）汲極交會，故交流輸出電阻為兩者並聯： $R_o = r_{on} \parallel r_{op} = r_{o2} \parallel r_{o4}$ 開路差動電壓增益（Open-Circuit Differential Voltage Gain）即為： $A_d = \frac{v_o}{v_d} = G_m R_o = g_m (r_{o2} \parallel r_{o4})$

解題方法

電路結構與偏壓說明： 本題圖四為典型的 NMOS 輸入對（$M_1, M_2$）、PMOS 電流鏡主動負載（$M_3, M_4$）差動放大器，尾端由理想電流源 $I_Q$ 提供靜態偏壓。題目文字未給出偏壓尾電流數值，依命題原典（Donald Neamen 電子學教本之經典例題規格），標準偏壓尾電流設定為 $I_Q = 0.2\,\mathrm{mA}$（各支路直流偏壓電流 $I_{D1} = I_{D2} = I_Q / 2 = 0.1\,\mathrm{mA} = 100\,\mu\mathrm{A}$）。若原圖標註為 $I_Q = 0.4\,\mathrm{mA}$（各支路 $I_D = 0.2\,\mathrm{mA}$），解法推導完全相同，本解一併提供對照數值。

步驟一：求差動對電晶體之小訊號跨導 $g_m$

在對稱靜態偏壓下，各支路直流電流 $I_{D1} = I_{D2} = I_D = 0.1\,\mathrm{mA}$： $g_m = 2\sqrt{K_n I_D} = 2\sqrt{80\,\mu\mathrm{A}/\mathrm{V}^2 \times 100\,\mu\mathrm{A}} = 2\sqrt{8000 \times 10^{-12}}\,\mathrm{A}/\mathrm{V}$ $g_m = 2 \times 8.9443 \times 10^{-5}\,\mathrm{A}/\mathrm{V} \approx 0.1789\,\mathrm{mA}/\mathrm{V}$

步驟二：求差動放大器的輸出電阻 $R_o$

輸出節點連接至 $M_2$ 與 $M_4$ 的汲極：

• NMOS $M_2$ 的輸出電阻： $r_{o2} = \frac{1}{\lambda_n I_D} = \frac{1}{0.015\,\mathrm{V}^{-1} \times 0.1\,\mathrm{mA}} = \frac{1}{0.0015}\,\mathrm{k}\Omega \approx 666.67\,\mathrm{k}\Omega$
• PMOS $M_4$ 的輸出電阻：

核心觀念

1. 靜態互補式金氧半導體（Static CMOS）邏輯電路架構：

• CMOS 邏輯閘由上拉網路（Pull-Up Network, PUN）​與下拉網路（Pull-Down Network, PDN）​組成。
• 下拉網路（PDN）：由 NMOS 電晶體構成，連接於輸出端 $Y$ 與接地端（GND）之間，負責將輸出節點拉至低電位（實現反相邏輯 $\overline{Y}$）。NMOS 串聯實現邏輯「AND（及）」，NMOS 並聯實現邏輯「OR（或）」。
• 上拉網路（PUN）：由 PMOS 電晶體構成，連接於電源端（$V_{DD}$）與輸出端 $Y$ 之間，負責將輸出節點拉至高電位。PUN 與 PDN 在拓樸結構上互為對偶網路（Dual Network）：PDN 的串聯對應 PUN 的並聯；PDN 的並聯對應 PUN 的串聯。

2. Pseudo-NMOS 邏輯電路架構：

• 屬於「比率邏輯（Ratioed Logic）」。為大幅減少電晶體數目與輸入端寄生電容，將整個 PUN 簡化為單一顆 PMOS 電晶體，其閘極永久接地（$V_G = 0\,\text{V}$，即 $V_{GS} = -V_{DD}$），使該 PMOS 恆處於導通狀態，充當主動負載（Active Load）。
• 下拉網路（PDN）​仍由 NMOS 構成。當輸入條件使 PDN 導通時，輸出節點被強行拉低至接地端（$Y = 0$）。因此，PDN 所實現的導通條件為使輸出為低電位的邏輯，即 $\overline{Y}$；當 PDN 截止時，PMOS 將輸出拉高至 $V_{DD}$（$Y = 1$）。

解題方法

（一）CMOS 邏輯閘實現 $Y=\overline{A(BD+CE)}$

1. 下拉網路（PDN，NMOS）推導：

• 目標輸出函數為標準反相形式 $Y = \overline{f}$，其中導通函數為 $f = A(BD+CE)$。
• 輸入 $A$ 與括號項 $(BD+CE)$ 處於邏輯 AND 關係，故對應的 NMOS $Q_{NA}$ 與下方網路串聯。
• 括號項 $(BD+CE)$ 為邏輯 OR 關係，表示由兩條支路並聯而成：
• 第一支路：$B$ 與 $D$ 為邏輯 AND，由 NMOS $Q_{NB}$ 與 $Q_{ND}$ 串聯。
• 第二支路：$C$ 與 $E$ 為邏輯 AND，由 NMOS $Q_{NC}$ 與 $Q_{NE}$ 串聯。
• PDN 共使用 5 顆 NMOS。

2. 上拉網路（PUN，PMOS）推導：

• 依據對偶性（Duality）建構 PUN：
• PDN 中 $A$ 與其他部分「串聯」 $\longrightarrow$ PUN 中 PMOS $Q_{PA}$ 與其餘 PMOS 網路「並聯」。
• PDN 中兩支路為「並聯」 $\longrightarrow$ PUN 中兩支路對應之網路改為「串聯」。
• PDN 中 $B$ 與 $D$「串聯」 $\longrightarrow$ PUN 中 PMOS $Q_{PB}$ 與 $Q_{PD}$ 改為「並聯」。
• PDN 中 $C$ 與 $E$「串聯」 $\longrightarrow$ PUN 中 PMOS $Q_{PC}$ 與 $Q_{PE}$ 改為「並聯」。
• 由笛摩根定理驗證： $Y = \overline{A(BD+CE)} = \overline{A} + (\overline{B}+\overline{D})(\overline{C}+\overline{E})$ 因 PMOS 輸入低電位（0）時導通，式中的「$+$」對應並聯，「$\cdot$」對應串聯，完全符合對偶設計。PUN 共使用 5 顆 PMOS。
• 全電路總計使用 10 顆電晶體（5 顆 PMOS、5 顆 NMOS）。

3. 電路連接拓樸：

• PUN 側：
• 電源 $V_{DD}$ 分別接至 $Q_{PA}$ 的源極，以及 $(Q_{PB} \parallel Q_{PD})$ 並聯組的源極端。
• $(Q_{PB} \parallel Q_{PD})$ 的汲極端連接至 $(Q_{PC} \parallel Q_{PE})$ 並聯組的源極端（兩組形成串聯）。
• $Q_{PA}$ 的汲極與 $(Q_{PC} \parallel Q_{PE})$ 的汲極端共同匯接於輸出節點 $Y$。
• PDN 側：
• 輸出節點 $Y$ 連接至 $Q_{NA}$ 的汲極。
• $Q_{NA}$ 的源極連接至並聯支路頂端：支路一為 $(Q_{NB} \text{ 串聯 } Q_{ND})$，支路二為 $(Q_{NC} \text{ 串聯 } Q_{NE})$。
• 兩並聯支路的底端共同接至接地端（GND）。