107 專利師高等考試 專利師(選試專業日文及電子學) 電子學 考古題詳解

核心觀念

本題考查多級二極體電路在弦波穩態下的運作分析，主要涵蓋以下核心觀念與公式：

1. 理想二極體模型（Ideal Diode Model）：

• 順向偏壓導通時視為短路，導通電壓降 $V_D = 0\ \mathrm{V}$。
• 逆向偏壓截止時視為開路，逆向電流 $I_R = 0\ \mathrm{A}$。

2. 正箝位電路（Positive Clamper）：

• 由串聯電容與並聯二極體組成，二極體陽極接地、陰極接節點。
• 當輸入電壓下降使節點電壓嘗試小於 $0\ \mathrm{V}$ 時，二極體導通並將節點箝位於 $0\ \mathrm{V}$，電容被充至輸入信號的負峰值大小。穩態下將整體交流波形向上平移一個峰值振幅 $V_m$，維持 $v(t) \ge 0\ \mathrm{V}$。

3. 負箝位電路（Negative Clamper）：

• 二極體陽極接節點、陰極接地。
• 當節點電壓嘗試大於 $0\ \mathrm{V}$ 時，二極體導通並將節點箝位於 $0\ \mathrm{V}$，電容被充至輸入信號的正峰值大小。穩態下將整體交流波形向下平移一個峰值振幅，維持 $v(t) \le 0\ \mathrm{V}$。

4. 負峰值檢波電路／倍壓輸出（Negative Peak Detector）：

• 二極體陰極接交流節點、陽極接濾波電容。
• 當交流節點電位低於電容電位時二極體導通，將電容電壓拉低至該交流信號的最低負峰值；當交流節點回升時二極體截止，電容維持在最低負峰值電壓，輸出恆定之負直流電壓。

5. 弦波穩態（Sinusoidal Steady-State）：

• 電路已運作充分時間，所有電容均已充電至穩態直流電壓，無須考慮由零初始狀態啟動之暫態過渡過程。

解題方法

電路元件由左至右分別標記為：

• 輸入電源：$v_{in}(t) = 5\sin(\omega t)\ \mathrm{V}$，峰值 $V_m = 5\ \mathrm{V}$，週期 $T = \frac{2\pi}{\omega}$。
• 電容：依序為第一級串聯電容 $C_1$、第二級串聯電容 $C_2$、第三級接地濾波電容 $C_3$，電容量皆為 $C$。
• 二極體：依序為第一級並聯二極體 $D_1$、第二級並聯二極體 $D_2$、第三級串聯二極體 $D_3$。

（一）$v_1(t)$ 波形推導

1. 電路組態：$C_1$ 串聯於輸入端與節點 ① 之間，$D_1$ 跨接於節點 ① 與地之間。圖中 $D_1$ 之三角形底邊在下方（接地）、頂點向上朝向節點 ①，橫槓位於頂端，即陽極接地（$0\ \mathrm{V}$）、陰極接節點 ①。
2. 導通與箝位條件：

• 當 $v_1(t) \le 0\ \mathrm{V}$ 時，$D_1$ 順向導通，強制鎖定 $v_1(t) = 0\ \mathrm{V}$。
• 當輸入信號達到負峰值 $v_{in} = -5\ \mathrm{V}$ 時（例如 $t = \frac{3}{4}T$），$D_1$ 導通，電容 $C_1$ 跨壓 $v_{C1} = v_{in} - v_1 = -5 - 0 = -5\ \mathrm{V}$（即左負右正，右端電位較左端高 $5\ \mathrm{V}$）。

3. 穩態方程式： 於弦波穩態下，$C_1$ 維持恆定直流跨壓 $5\ \mathrm{V}$，節點 ① 之電壓為： $v_1(t) = v_{in}(t) - v_{C1} = 5\sin(\omega t) - (-5) = 5 + 5\sin(\omega t)\ \mathrm{V}$
4. 波形極值與特徵：

• 最大值：$v_{1,\max} = 5 + 5(+1) = +10\ \mathrm{V}$（發生於 $t = \frac{1}{4}T, \frac{5}{4}T$）
• 最小值：$v_{1,\min} = 5 + 5(-1) = 0\ \mathrm{V}$（發生於 $t = \frac{3}{4}T, \frac{7}{4}T$）
• 直流平均值：$V_{1,\mathrm{dc}} = 5\ \mathrm{V}$

（二）$v_2(t)$ 波形推導

1. 電路組態：$C_2$ 串聯於節點 ① 與節點 ② 之間，$D_2$ 跨接於節點 ② 與地之間。圖中 $D_2$ 之頂點向下朝向地、橫槓在下方，即陽極接節點 ②、陰極接地（$0\ \mathrm{V}$）。
2. 導通與箝位條件：

• 當 $v_2(t) \ge 0\ \mathrm{V}$ 時，$D_2$ 順向導通，強制鎖定 $v_2(t) = 0\ \mathrm{V}$。
• 節點 ① 之電壓 $v_1(t)$ 作為第二級之輸入，其最大正峰值為 $v_{1,\max} = +10\ \mathrm{V}$（例如 $t = \frac{1}{4}T$）。此時 $v_2$ 嘗試往上擺幅，$D_2$ 順偏導通，$v_2 = 0\ \mathrm{V}$，電容 $C_2$ 充至跨壓 $v_{C2} = v_1 - v_2 = 10 - 0 = +10\ \mathrm{V}$（左正右負）。

3. 穩態方程式： 於弦波穩態下，$C_2$ 維持恆定直流跨壓 $10\ \mathrm{V}$，節點 ② 之電壓為： $v_2(t) = v_1(t) - v_{C2} = [5 + 5\sin(\omega t)] - 10 = -5 + 5\sin(\omega t)\ \mathrm{V}$
4. 波形極值與特徵：

• 最大值：$v_{2,\max} = -5 + 5(+1) = 0\ \mathrm{V}$（發生於 $t = \frac{1}{4}T, \frac{5}{4}T$）
• 最小值：$v_{2,\min} = -5 + 5(-1) = -10\ \mathrm{V}$（發生於 $t = \frac{3}{4}T, \frac{7}{4}T$）
• 直流平均值：$V_{2,\mathrm{dc}} = -5\ \mathrm{V}$

（三）$v_3(t)$ 波形推導

1. 電路組態：二極體 $D_3$ 串聯於節點 ② 與節點 ③ 之間，電容 $C_3$ 跨接於節點 ③ 與地之間。圖中 $D_3$ 三角形頂點朝左指向節點 ②，垂直橫槓位於左側（節點 ②），底邊在右側（節點 ③），即陽極接節點 ③、陰極接節點 ②。
2. 導通與檢波條件：

• 導通條件為陽極電位大於陰極電位，即 $v_3(t) \ge v_2(t)$。
• 當 $D_3$ 導通時，電流由節點 ③ 流向節點 ②，對電容 $C_3$ 進行負向充電（抽走正電荷），使 $v_3(t)$ 跟隨 $v_2(t)$ 下降。

核心觀念

本題評量雙極性接面電晶體（BJT）的直流偏壓分析、小信號模型參數計算及共射極放大器（含射極退化電阻）之小信號電壓增益推導。涉及的重要觀念與公式如下：

1. 直流偏壓分析：

• 電晶體工作於主動區（Active Mode）時，基極—射極接面順向偏壓，電壓為 $V_{BE(\mathrm{on})}$。
• 電流關係式：$I_C = \beta I_B$、$I_E = (\beta + 1)I_B$。
• 基極輸入迴路遵循克希荷夫電壓定律（KVL）： $V_{BB} = I_B R_B + V_{BE(\mathrm{on})} + I_E R_E = I_B [R_B + (\beta + 1)R_E] + V_{BE(\mathrm{on})}$

2. 小信號模型參數定義：

• 互導（Transconductance）：$g_m = \dfrac{I_C}{V_T}$
• 輸入電阻（基極看入，混合 $\pi$ 模型）：$r_\pi = \dfrac{V_T}{I_B} = \dfrac{\beta}{g_m} = (\beta + 1)r_e$
• 射極電阻（射極看入，T 模型）：$r_e = \dfrac{V_T}{I_E} = \dfrac{\alpha}{g_m} = \dfrac{r_\pi}{\beta + 1}$，其中 $\alpha = \dfrac{\beta}{\beta + 1}$

3. 小信號電壓增益：

• 交流分析時，直流獨立電壓源視為交流接地，耦合電容值為 $\infty$ 視為交流短路。
• 集極交流總負載電阻：$R_L' = R_C \parallel R_L$。
• 從基極看入之等效輸入電阻：$R_{ib} = r_\pi + (\beta + 1)R_E$。
• 輸入端分壓與電壓增益公式： $A_v = \frac{v_o}{v_i} = -\frac{\beta (R_C \parallel R_L)}{R_B + r_\pi + (\beta + 1)R_E} = -\frac{\alpha (R_C \parallel R_L)}{\dfrac{R_B}{\beta + 1} + r_e + R_E}$

解題方法

步驟一：直流偏壓分析（DC Analysis）

直流分析時將交流信號源 $v_i = 0$，電容視為開路（Open Circuit）。由圖二可得：

• 基極偏壓源 $V_{BB} = 5.7\ \mathrm{V}$、$R_B = 50\ \mathrm{k\Omega}$
• 射極電阻 $R_E = 4\ \mathrm{k\Omega}$
• 集極電源 $V_{CC} = 20\ \mathrm{V}$、$R_C = 10\ \mathrm{k\Omega}$
• 參數：$V_{BE(\mathrm{on})} = 0.7\ \mathrm{V}$、$\beta = 49 \implies \beta + 1 = 50$、$\alpha = \dfrac{49}{50} = 0.98$

對基極—射極迴路列寫 KVL： $V_{BB} = I_B R_B + V_{BE(\mathrm{on})} + I_E R_E$ $5.7 = I_B \times 50\ \mathrm{k\Omega} + 0.7 + (\beta + 1)I_B \times 4\ \mathrm{k\Omega}$ $5.7 - 0.7 = I_B \times [50\ \mathrm{k\Omega} + 50 \times 4\ \mathrm{k\Omega}]$ $5.0\ \mathrm{V} = I_B \times [50\ \mathrm{k\Omega} + 200\ \mathrm{k\Omega}] = I_B \times 250\ \mathrm{k\Omega}$ 解得基極直流電流： $I_B = \frac{5.0\ \mathrm{V}}{250\ \mathrm{k\Omega}} = 0.02\ \mathrm{mA} = 20\ \mu\mathrm{A}$

進一步求得射極與集極電流： $I_E = (\beta + 1)I_B = 50 \times 0.02\ \mathrm{mA} = 1.0\ \mathrm{mA}$ $I_C = \beta I_B = 49 \times 0.02\ \mathrm{mA} = 0.98\ \mathrm{mA}$

確認電晶體操作於順向主動區：

• $V_E = I_E R_E = 1.0\ \mathrm{mA} \times 4\ \mathrm{k\Omega} = 4.0\ \mathrm{V}$
• $V_C = V_{CC} - I_C R_C = 20\ \mathrm{V} - (0.98\ \mathrm{mA} \times 10\ \mathrm{k\Omega}) = 20 - 9.8 = 10.2\ \mathrm{V}$
• $V_{CE} = V_C - V_E = 10.2\ \mathrm{V} - 4.0\ \mathrm{V} = 6.2\ \mathrm{V} > 0.2\ \mathrm{V}$（且 $V_{CB} = 10.2 - 4.7 = 5.5\ \mathrm{V} > 0\ \mathrm{V}$，B-C 接面確實為逆向偏壓，符合主動區假設）。

步驟二：計算小信號參數

已知熱電壓 $V_T = 25\ \mathrm{mV}$：

核心觀念

本題考查雙極性接面電晶體（BJT）**微電流鏡（Widlar Current Mirror）**之偏壓分析與電阻設計，核心理論依據如下：

1. BJT 大訊號電壓—電流特性方程式： 在忽視基極電流（$\beta \gg 1$，$I_C \approx I_E$）之前提下，集極電流與基—射極電壓之關係式為： $I_C = I_S \exp\left(\frac{V_{BE}}{V_T}\right)$ 對於特性完全相同之電晶體，兩工作點之基—射極電壓差滿足： $\Delta V_{BE} = V_{BE1} - V_{BE2} = V_T \ln\left(\frac{I_{C1}}{I_{C2}}\right)$ 其中室溫下熱電壓常取 $V_T = 25\ \mathrm{mV}$（或 $26\ \mathrm{mV}$）。
2. 克希荷夫電壓定律（KVL）：

• 參考電流支路：由電源 $V_{CC}$ 經電阻 $R_x$ 至二極體連接（diode-connected）之電晶體 $Q_1$： $I_{\mathrm{REF}} = \frac{V_{CC} - V_{BE1}}{R_x}$
• 射極迴路：$Q_1$ 射極直接接地，$Q_2$ 射極串接微調電阻 $R_y$ 接地，兩者基極相連： $V_{BE1} = V_{BE2} + I_{E2} R_y \implies R_y = \frac{V_{BE1} - V_{BE2}}{I_O}$

解題方法與詳細推導

題目已知條件：

• 參考基準點：$V_{BE0} = 0.7\ \mathrm{V}$ 時，$I_{E0} \approx I_{C0} = 1.2\ \mathrm{mA}$。
• 電路工作點：$I_{\mathrm{REF}} = 2.4\ \mathrm{mA}$，$I_O = 96\ \mu\mathrm{A}$。
• 忽略基極電流：$I_{C1} \approx I_{E1} = I_{\mathrm{REF}} = 2.4\ \mathrm{mA}$，$I_{C2} \approx I_{E2} = I_O = 96\ \mu\mathrm{A}$。

（一）求電晶體之 $V_{BE1}$

利用 BJT 之指數特性，將 $Q_1$ 之實際工作狀態與基準狀態取對數比值： $\frac{I_{C1}}{I_{C0}} = \frac{I_{\mathrm{REF}}}{I_{C0}} = \exp\left(\frac{V_{BE1} - V_{BE0}}{V_T}\right)$ $V_{BE1} = V_{BE0} + V_T \ln\left(\frac{I_{\mathrm{REF}}}{I_{C0}}\right)$

代入數值： $\frac{I_{\mathrm{REF}}}{I_{C0}} = \frac{2.4\ \mathrm{mA}}{1.2\ \mathrm{mA}} = 2$ $\ln(2) \approx 0.69315$

取標準室溫熱電壓 $V_T = 25\ \mathrm{mV}$（若依題意或習慣採 $V_T = 26\ \mathrm{mV}$ 亦列出計算）：

• 當 $V_T = 25\ \mathrm{mV}$ 時： $V_{BE1} = 0.7\ \mathrm{V} + 0.025\ \mathrm{V} \times 0.69315 \approx 0.7\ \mathrm{V} + 0.0173\ \mathrm{V} = 0.7173\ \mathrm{V} \approx 0.717\ \mathrm{V}$
• 當 $V_T = 26\ \mathrm{mV}$ 時： $V_{BE1} = 0.7\ \mathrm{V} + 0.026\ \mathrm{V} \times 0.69315 \approx 0.7\ \mathrm{V} + 0.0180\ \mathrm{V} = 0.7180\ \mathrm{V} \approx 0.718\ \mathrm{V}$

（二）求偏壓電阻 $R_x$

題目題目文字未單獨列出電源電壓 $V_{CC}$，依圖三 Widlar 電流鏡電路結構，參考支路電阻 $R_x$ 跨接於正電源 $V_{CC}$ 與 $Q_1$ 之集極（兼基極）之間。由 KVL 可得通式： $R_x = \frac{V_{CC} - V_{BE1}}{I_{\mathrm{REF}}}$

在國家考試常態標準電路假設 $V_{CC} = 5\ \mathrm{V}$（常見積體電路偏壓基準）：

• 取 $V_{BE1} = 0.717\ \mathrm{V}$：

核心觀念

1. 理想運算放大器（Ideal Op-Amp）特性：

• 輸入阻抗無窮大，反相端與非反相端無電流流入（虛斷路，$I_+ = I_- = 0$）。
• 運算放大器工作於負回授線性區，非反相端接地（$V_+ = 0\ \mathrm{V}$），因此反相端電壓形成虛接地（Virtual Ground，$V_- = V_+ = 0\ \mathrm{V}$）。

2. 反相放大器之轉移函數：

• 轉移函數定義為輸出與輸入之拉氏轉換比值： $\frac{V_o}{V_i}(s) = -\frac{Z_f(s)}{Z_{in}(s)} = -Z_f(s) \cdot Y_{in}(s)$ 其中 $Z_f(s)$ 為回授阻抗，$Y_{in}(s)$ 為輸入總導納。

3. 頻率響應與波德圖（Bode Plot）特性：

• 一階超前網路系統包含一個零點 $\omega_z$ 與一個極點 $\omega_p$。當零點角頻率小於極點角頻率（$\omega_z < \omega_p$）時，電路之增益大小隨頻率單調遞增，極小值落在直流（$\omega = 0$），極大值落在高頻漸近線（$\omega \to \infty$）。

解題方法

（一）求電路的轉移函數 $\dfrac{V_o}{V_i}(s)$

1. 列出各支路元件數值：

• 回授電阻：$R_f = 10\ \mathrm{k}\Omega = 10 \times 10^3\ \Omega$
• 輸入上方支路：$R_1 = 0.2\ \mathrm{k}\Omega = 200\ \Omega$ 與 $C_1 = 0.01\ \mu\mathrm{F} = 10^{-8}\ \mathrm{F}$ 串聯
• 輸入下方支路：$R_2 = 0.5\ \mathrm{k}\Omega = 500\ \Omega$

2. 計算回授阻抗 $Z_f(s)$ 與輸入總導納 $Y_{in}(s)$：

• 回授阻抗為純電阻： $Z_f(s) = R_f$
• 輸入端至反相虛接地端由兩支路並聯而成，輸入總導納 $Y_{in}(s)$ 為上方支路導納 $Y_1(s)$ 與下方支路導納 $Y_2(s)$ 之和： $Y_1(s) = \frac{1}{R_1 + \frac{1}{sC_1}} = \frac{sC_1}{1 + sR_1C_1}$ $Y_2(s) = \frac{1}{R_2}$ $Y_{in}(s) = Y_1(s) + Y_2(s) = \frac{1}{R_2} + \frac{sC_1}{1 + sR_1C_1} = \frac{1 + s(R_1 + R_2)C_1}{R_2(1 + sR_1C_1)}$

3. 推導轉移函數符號式： $\frac{V_o}{V_i}(s) = -Z_f(s) \cdot Y_{in}(s) = -\frac{R_f}{R_2} \left[ \frac{1 + s(R_1 + R_2)C_1}{1 + sR_1C_1} \right]$

4. 代入數值計算：

• 直流增益項： $\frac{R_f}{R_2} = \frac{10\ \mathrm{k}\Omega}{0.5\ \mathrm{k}\Omega} = 20$
• 零點時間常數： $\tau_z = (R_1 + R_2)C_1 = (200 + 500) \times 10^{-8} = 700 \times 10^{-8} = 7 \times 10^{-6}\ \mathrm{s}$
• 極點時間常數： $\tau_p = R_1 C_1 = 200 \times 10^{-8} = 2 \times 10^{-6}\ \mathrm{s}$
• 代入得轉移函數為： $\frac{V_o}{V_i}(s) = -20 \cdot \frac{1 + 7 \times 10^{-6}s}{1 + 2 \times 10^{-6}s} = -\frac{20 + 1.4 \times 10^{-4}s}{1 + 2 \times 10^{-6}s}$
• 若改寫為極點-零點標準因式分解型態： $\frac{V_o}{V_i}(s) = -70 \cdot \frac{s + \frac{10^6}{7}}{s + 5 \times 10^5} \approx -70 \cdot \frac{s + 1.43 \times 10^5}{s + 5 \times 10^5}$

（二）求增益之最大值 $\left|\dfrac{V_o}{V_i}\right|_{\max}$

1. 頻率響應分析： 將 $s = j\omega$ 代入轉移函數： $\left|\frac{V_o}{V_i}(j\omega)\right| = 20 \cdot \sqrt{\frac{1 + (7 \times 10^{-6}\omega)^2}{1 + (2 \times 10^{-6}\omega)^2}}$
2. 單調性與極限值判定：

• 零點角頻率 $\omega_z = \frac{1}{(R_1+R_2)C_1} = \frac{10^6}{7} \approx 1.43 \times 10^5\ \mathrm{rad/s}$
• 極點角頻率 $\omega_p = \frac{1}{R_1 C_1} = 5 \times 10^5\ \mathrm{rad/s}$
• 由於 $\omega_z < \omega_p$，隨頻率 $\omega$ 增加，分子成長速度先於分母，使增益大小隨頻率單調遞增。

3. 高頻極限計算： 當 $\omega \to \infty$ 時，電容 $C_1$ 視為短路，輸入總等效電阻為 $R_1 \parallel R_2$：

核心觀念

本題考查 CMOS 複合邏輯閘（Complex CMOS Logic Gate） 的結構分析、邏輯函數推導與電晶體尺寸匹配設計（Transistor Sizing）：

1. CMOS 對偶性（Duality）與邏輯函數：

• CMOS 電路由上拉網路（Pull-Up Network, PUN，由 PMOS 組成）與下拉網路（Pull-Down Network, PDN，由 NMOS 組成）構成。
• PUN 與 PDN 互為對偶（PUN 串聯對應 PDN 並聯；PUN 並聯對應 PDN 串聯）。
• 下拉網路導通時輸出接至地端（GND，邏輯 0），故輸出邏輯函數為 $Y = \overline{f_{PDN}}$。

2. MOSFET 等效寬長比（Equivalent Aspect Ratio）：

• 多顆電晶體並聯：等效寬長比相加，$(W/L)_{eq} = \sum (W/L)_i$。
• 多顆電晶體串聯：等效寬長比倒數相加，$\frac{1}{(W/L)_{eq}} = \sum \frac{1}{(W/L)_i}$。

3. 充放電電流平衡條件（$I_{PU} = I_{PD}$）：

• MOSFET 導通電流正比於製程轉導參數 $k' = \mu C_{ox}$ 及等效寬長比 $(W/L)_{eq}$。
• 在相同的工作電壓與有效過驅電壓（$V_{GS}-V_t$）下，拉升與拉降電流相等之條件為： $\mu_p \left(\frac{W}{L}\right)_{PU,eq} = \mu_n \left(\frac{W}{L}\right)_{PD,eq}$

解題方法

考卷原題圖五之掃描圖未隨題文字呈現，但依題幹明確給出「$Q_n$ 特性均相同」、「$Q_{p1}$ 之 $(W/L)$ 為 $Q_{p2}$ 的 3 倍」以及四個輸入訊號 $A, B, C, D$，依公職及專利師考試命題慣例，此電路為標準的 AND-OR-Invert (AOI) 複合邏輯閘：

• 上拉網路（PUN）：由單顆 PMOS $Q_{p1}$（閘極輸入 $A$）串聯三顆並聯之 PMOS $Q_{p2}$（閘極分別輸入 $B, C, D$）。
• 下拉網路（PDN）：依 CMOS 互補對偶原理，由單顆 NMOS $Q_{nA}$（閘極輸入 $A$）並聯三顆串聯之 NMOS $Q_{nB}, Q_{nC}, Q_{nD}$（閘極分別輸入 $B, C, D$）。

（一）求解邏輯函數 $Y$

1. 分析下拉網路（PDN）的導通條件：

• 當 $A = 1$ 時，單顆 NMOS $Q_{nA}$ 導通，輸出節點被拉低至接地。
• 當 $B = 1$ 且 $C = 1$ 且 $D = 1$ 時，三顆串聯之 NMOS $Q_{nB}, Q_{nC}, Q_{nD}$ 同時導通，輸出節點被拉低至接地。
• 下拉網路導通的布林邏輯條件為： $f_{PDN} = A + BCD$

2. 求出輸出函數 $Y$： $Y = \overline{f_{PDN}} = \overline{A + BCD}$ （亦可由第摩根定律表示為 $Y = \overline{A} \cdot (\overline{B} + \overline{C} + \overline{D})$，兩者等價）。

（二）求解寬長比係數 $x$

已知 $\mu_n = 2\mu_p$，$(W/L)_{p1} = 3(W/L)_{p2}$，且所有 NMOS 均具備相同寬長比 $(W/L)_n$。

1. 計算全導通時之上拉網路等效寬長比 $(W/L)_{PU,eq}$：

• 當 $A = B = C = D = 0$ 時，所有 PMOS 均導通。
• 三顆 $Q_{p2}$ 彼此並聯，其等效寬長比為： $\left(\frac{W}{L}\right)_{p2,\text{parallel}} = (W/L)_{p2} + (W/L)_{p2} + (W/L)_{p2} = 3\left(\frac{W}{L}\right)_{p2}$
• 此並聯組合再與 $Q_{p1}$ 串聯，已知 $(W/L)_{p1} = 3(W/L)_{p2}$： $\frac{1}{(W/L)_{PU,eq}} = \frac{1}{(W/L)_{p1}} + \frac{1}{\left(\frac{W}{L}\right)_{p2,\text{parallel}}} = \frac{1}{3(W/L)_{p2}} + \frac{1}{3(W/L)_{p2}} = \frac{2}{3(W/L)_{p2}}$ $\left(\frac{W}{L}\right)_{PU,eq} = \frac{3}{2}\left(\frac{W}{L}\right)_{p2}$