110 專利師高等考試 專利師(選試專業英文及電子學) 電子學 考古題詳解

核心觀念

本題考查陡接 $p$-$n$ 接面二極體在逆偏壓下的能帶障壁、空乏區寬度、最大電場與接面電容。假設二極體為突變陡接面，空乏區近似內的載子濃度為零，並採用耗盡近似。

熱電壓為

零偏壓內建電位為

逆偏壓 $V_R$ 使接面總電位差增加為 $V_{bi}+V_R$。電子能障以電子伏特表示時，數值等於此電位差的伏特數。

陡接面空乏區寬度及最大電場分別為

接面電容以單位面積表示為

題目未給二極體面積，因此接面電容可直接求得單位面積電容；若要總電容，須再乘上接面面積。

解題方法與計算

先求材料介電常數與熱電壓：

由摻雜濃度計算內建電位：

逆偏壓為 $V_R=1\ \mathrm{V}$，所以接面總電位差為

(一) 電子能障

以電子伏特表示，電子能障為

其能量數值換算成電子伏特後，等於電位差的伏特數：

(二) 空乏區寬度

代入陡接面空乏區公式：

核心觀念

此題考查 n 通道增強型 MOSFET 的截止區、飽和區與三極區，以及電阻負載的直流工作點。圖中源極接地，汲極經 $R_D=5\,\text{k}\Omega$ 接至 $V_{DD}=10\,\text{V}$，因此 $V_{GS}=V_G$、$V_{DS}=V_D$。

採用 MOSFET 常用參數定義：

• 截止區：$V_{GS}<V_t$ 時，$I_D=0$。
• 飽和區：$V_{DS}\ge V_{GS}-V_t$ 時，$I_D=k(V_{GS}-V_t)^2$。
• 三極區：$0\le V_{DS}<V_{GS}-V_t$ 時，$I_D=k[2(V_{GS}-V_t)V_{DS}-V_{DS}^2]$。

本題是 n 通道 FET 電路，因此使用 $V_t=2\,\text{V}$；題目另給的 p 通道 FET 參數不適用於此電路。

解題方法與各情況計算

由汲極電阻的電流關係：

以電流單位 mA 表示時：

（一）$V_G=1\,\text{V}$

FET 截止，$I_D=0$，因此 $R_D$ 上沒有壓降：

（二）$V_G=3\,\text{V}$

先假設工作於飽和區，汲極電流為：

所以：

核心觀念

本題考查理想運算放大器的「虛短」與「虛斷」，並以節點電壓法分析含電壓源的電阻橋式電路。

在負回授且運算放大器工作於線性區時：

因此圖中的 $v_1$ 是反相端相對地電壓，$i_1$ 是流入反相輸入端的電流。

解題方法

令電壓源左、右端節點分別為 $V_L$、$V_R$，電阻 $R_1$、$R_2$、$R_5$、$R_6$ 相接的上方節點為 $V_a$。由虛短可知 $V_b=0$；由虛斷可知 $i_1=0$。

電壓源極性為左正右負，因此：

在節點 $b$ 寫電流方程：

代入 $R_3=300\ \Omega$、$R_4=100\ \Omega$：

聯立可得：

接著對電壓源兩端構成的超節點寫 KCL：

核心觀念

本題考查負迴授放大器的輸入混合方式、迴授係數 $\beta$，以及閉迴路增益。電路以 $R_b$、$R_a$ 將輸出電壓分壓，取出迴授電壓 $V_F$；此電壓與訊號源電壓 $V_s$ 串聯相減，形成放大器輸入電壓：

解題方法

（一）為何稱為串聯迴授放大器？

迴授電壓 $V_F$ 在輸入端與訊號源電壓 $V_s$ 串聯混合，放大器實際接收的輸入為兩者之差 $V_i=V_s-V_F$，所以稱為串聯迴授。由於迴授電壓會抵銷部分輸入電壓，這是負迴授。

（二）迴授增益 $\beta$

輸出端的 $R_b$ 與 $R_a$ 串聯分壓，$V_F$ 為 $R_a$ 兩端的電壓。由於 $R_i\gg R_a$，可忽略放大器輸入電阻對分壓器的負載：

（三）$V_o$ 與 $V_s$ 的關係

放大器的開迴路關係為 $V_o=AV_i$，而 $V_i=V_s-V_F$、$V_F=\beta V_o$，因此：

核心觀念

CMOS 晶片的總功率可分成與時脈頻率成正比的動態功率，以及近似不隨時脈改變的靜態功率：

動態功率公式為

其中，$\alpha$ 是作動比例，$C_{\text{總}}$ 是等效切換電容總和，$V$ 是操作電壓，$f$ 是時脈頻率。本題將漏電及其他與時脈無關的功耗視為固定的 $P_{\text{靜態}}$。

解題方法

同一晶片在兩種頻率下操作，電壓與作動比例相同，因此動態功率與頻率成正比。設

其中 $P_0$ 為與時脈無關的功率，$K$ 為固定比例常數。代入題目數據：

兩式相減，求得頻率每增加一單位所對應的功率斜率：

再代回任一組數據：