107 地方特考三等 電子工程 電子學 考古題詳解

核心觀念

本題考查運算放大器（Op-Amp）經典電路——差動放大器（Difference Amplifier / 減法器）​的分析與推導，核心涵蓋以下觀念與公式：

1. 理想運算放大器於負回授下的工作特性：

• 輸入阻抗無限大，流入兩輸入端的電流為零：$i_+ = i_- = 0$。
• 開迴路增益無限大，且具備負回授，使得兩輸入端產生虛短路（Virtual Short），即反相端與非反相端電壓相等：$v_+ = v_-$。

2. 分析方法：

• 可採用節點電壓法（KCL）​或重疊定理（Superposition Theorem）​求解輸出電壓 $v_o$。

3. 共模增益（Common-Mode Gain, $A_{cm}$）定義：

• 當兩端輸入相同的共模訊號時（$v_{i1} = v_{i2} = v_{icm}$），輸出電壓與輸入共模電壓之比值： $A_{cm} = \left. \frac{v_o}{v_{icm}} \right|_{v_{i1} = v_{i2} = v_{icm}}$
• 或將輸入訊號分解為差模訊號 $v_{id} = v_{i2} - v_{i1}$ 與共模訊號 $v_{icm} = \frac{v_{i1} + v_{i2}}{2}$，使輸出表示為 $v_o = A_d v_{id} + A_{cm} v_{icm}$。

4. 共模拒斥比（CMRR, Common-Mode Rejection Ratio）定義：

• 差模增益大小與共模增益大小之比值： $\text{CMRR} = \left| \frac{A_d}{A_{cm}} \right|$
• 欲使 $\text{CMRR} \to \infty$，必須使共模增益 $A_{cm} = 0$。

電路配置依標準差動放大器定義如下：

• 反相輸入端（$-$）：輸入電壓 $v_{i1}$ 經由電阻 $R_a$ 接至運算放大器反相端，並由回授電阻 $R_b$ 連接至輸出端 $v_o$。
• 非反相輸入端（$+$）：輸入電壓 $v_{i2}$ 經由電阻 $R_c$ 接至運算放大器非反相端，並由電阻 $R_d$ 接地。

解題方法

（一）推導輸出電壓 $v_o$

採用重疊定理分別計算兩輸入電壓各自單獨作用時的輸出貢獻：

1. 僅考慮 $v_{i1}$ 作用（令 $v_{i2} = 0$）：

• $v_{i2}$ 接地時，非反相輸入端經由 $R_c$ 與 $R_d$ 分壓接地，且因 $i_+ = 0$，非反相端電壓為： $v_+ = 0\text{ V}$
• 由虛接地概念，反相端電壓 $v_- = v_+ = 0\text{ V}$。
• 電路等效為標準反相放大器，此時之輸出貢獻分量 $v_{o1}$ 為： $v_{o1} = -\frac{R_b}{R_a} v_{i1}$

2. 僅考慮 $v_{i2}$ 作用（令 $v_{i1} = 0$）：

• 非反相端電流為零（$i_+ = 0$），由分壓定理可得非反相端電壓： $v_+ = v_{i2} \cdot \frac{R_d}{R_c + R_d}$
• 由虛短路概念，反相端電壓 $v_- = v_+$。
• 反相端輸入電阻 $R_a$ 之一端接地，此時電路等效為非反相放大器，其增益為 $\left(1 + \frac{R_b}{R_a}\right)$，輸出貢獻分量 $v_{o2}$ 為： $v_{o2} = \left(1 + \frac{R_b}{R_a}\right) v_+ = \left(1 + \frac{R_b}{R_a}\right) \frac{R_d}{R_c + R_d} v_{i2} = \frac{R_a + R_b}{R_a} \frac{R_d}{R_c + R_d} v_{i2}$

3. 疊加兩者求得總輸出電壓： $v_o = v_{o1} + v_{o2} = -\frac{R_b}{R_a} v_{i1} + \left(1 + \frac{R_b}{R_a}\right) \frac{R_d}{R_c + R_d} v_{i2}$ 整理為通分形式： $v_o = -\frac{R_b}{R_a} v_{i1} + \frac{R_a + R_b}{R_a} \frac{R_d}{R_c + R_d} v_{i2}$

（二）推導共模增益 $A_{cm}$

令兩輸入端施加相同的純共模輸入電壓，即 $v_{i1} = v_{i2} = v_{icm}$，此時之輸出即為共模響應 $v_{ocm} = A_{cm} v_{icm}$。

將 $v_{i1} = v_{i2} = v_{icm}$ 代入第（一）小題所推導之輸出電壓表示式： $v_o = \left[ -\frac{R_b}{R_a} + \left(1 + \frac{R_b}{R_a}\right) \frac{R_d}{R_c + R_d} \right] v_{icm}$

核心觀念

1. 負回授放大器之組態判定（串聯－分流，Series-Shunt）：

• 輸入端比較方式：輸入訊號 $v_s$ 加於運算放大器之同相輸入端（$+$），由回授網路傳回之回授訊號 $v_f$ 送至反相輸入端（$-$）。差模輸入電壓為 $v_i = v^+ - v^- = v_s - v_f$，訊號於輸入端以電壓相減的形式進行比較，故為串聯（Series）​輸入。
• 輸出端取樣方式：回授網路直接並聯於輸出端 $v_o$ 與接地端之間，取樣的物理量為輸出電壓 $v_o$，故為分流／並聯（Shunt）​輸出。
• 此電路為典型的電壓放大器（Voltage Amplifier），具備提高輸入阻抗、降低輸出阻抗之特性。

2. 回授係數（Feedback Factor）$\beta$ 之定義：

• 對於電壓取樣、電壓比較的串聯－分流回授組態，回授係數定義為回授電壓與輸出電壓之比值： $\beta \equiv \left. \frac{v_f}{v_o} \right|_{i^- = 0}$
• 當運算放大器的輸入電阻 $R_{in} \to \infty$ 時，流入反相輸入端的電流 $i^- = 0$，回授網路無負載抽流效應。
• 當運算放大器的輸出電阻 $R_o = 0$ 時，輸出端可視為理想受控電壓源。

3. 閉迴路電壓增益（Closed-loop Voltage Gain）公式：

• 負回授放大器之標準閉迴路增益公式為： $A_f = \frac{A}{1 + A\beta}$ 其中 $A$ 為開迴路電壓增益（Open-loop gain），$A\beta$ 為迴路增益（Loop gain, $T$），$1 + A\beta$ 為回授量（Amount of feedback 或稱 Desensitivity factor）。

解題方法

（一）推導回授係數 $\beta$（以 $R_a$、$R_b$ 表示）

1. 電路拓撲與節點關係：

• 本題為同相（非反相）運算放大器電路。
• 運算放大器之同相端（$+$）接輸入訊號 $v_s$；反相端（$-$）接至由電阻 $R_a$ 與 $R_b$ 組成之分壓回授網路。
• 依標準同相放大器接法，電阻 $R_a$ 連接於反相輸入端與接地端之間；電阻 $R_b$ 連接於輸出端 $v_o$ 與反相輸入端之間（作為回授電阻）。
• 反相輸入端之對地電壓即為回授電壓 $v_f$。

2. 利用理想特性推導：

• 題目假設運算放大器之輸入電阻為無限大（$R_{in} = \infty$），故反相端之輸入電流為零： $i^- = 0$
• 輸出電阻為零（$R_o = 0$），輸出節點可穩定維持電壓 $v_o$。
• 因 $i^- = 0$，電阻 $R_b$ 與 $R_a$ 形成單純之無載串聯分壓器。流經兩電阻之電流為： $i = \frac{v_o}{R_a + R_b}$
• 回授至反相端的電壓 $v_f$ 即為 $R_a$ 兩端之跨壓： $v_f = i \cdot R_a = v_o \left( \frac{R_a}{R_a + R_b} \right)$
• 依據回授係數 $\beta$ 之定義： $\beta = \frac{v_f}{v_o} = \frac{R_a}{R_a + R_b}$
• （註：若原卷圖二中兩電阻位置標記為 $R_b$ 接地、$R_a$ 跨接於輸出端與反相端，推導方式相同，分壓比結果相應表示為 $\beta = \frac{R_b}{R_a + R_b}$）。

（二）計算閉迴路電壓增益 $A_f$

核心觀念

本題主要測驗 $\mu\mathrm{A}741$ 運算放大器（Op-Amp）「輸入級（Input Stage）差動放大電路」之小信號分析與輸入阻抗計算：

1. 741 輸入級結構特性：

• 輸入差動對由 $Q_1, Q_2$（NPN 型電晶體，接成射極隨耦器 CC 組態）與 $Q_3, Q_4$（PNP 型電晶體，接成共基極 CB 組態）串聯構成「CC-CB 級聯差動放大器」。
• 直流偏壓由定電流源提供，小信號分析時，所有直流偏壓電源（$V_{CC}$、$-V_{EE}$）與定電壓偏壓節點（如 $Q_3, Q_4$ 之基極）皆視為交流接地（AC Ground）。

2. BJT 小信號模型與參數公式：

• 跨導：$g_m = \dfrac{I_C}{V_T}$
• 基極輸入電阻：$r_\pi = \dfrac{\beta V_T}{I_C} = (\beta + 1)r_e$
• 射極電阻：$r_e = \dfrac{V_T}{I_E} = \dfrac{\alpha V_T}{I_C} = \left(\dfrac{\beta}{\beta + 1}\right)\dfrac{V_T}{I_C}$

3. 差動輸入電阻（Differential Input Resistance, $R_{id}$）：

• 定義為兩差動輸入端間看入之總等效阻抗：$R_{id} = \dfrac{v_{id}}{i_{id}} = \dfrac{v_{i1} - v_{i2}}{i_{b1}}$。
• 利用差動半電路（Half-Circuit）對稱性，由單端看入之輸入阻抗為 $R_{in1} = r_{\pi 1} + (\beta_1 + 1)R_{e1}$，其中射極負載 $R_{e1}$ 即為 $Q_3$ 射極看入之輸入阻抗 $r_{e3}$。因此單邊輸入阻抗為 $2r_\pi$，總差動輸入電阻 $R_{id} = 4r_\pi = 4(\beta + 1)r_e$。

解題方法

（一）第一級之小信號等效電路

在小信號分析中：

1. 直流電源 $V_{CC}$ 與 $-V_{EE}$ 均交流接地。
2. $Q_1, Q_2$ 的集極直接接至 $V_{CC}$，故小信號下集極接交流地。
3. $Q_3, Q_4$ 的基極連接至固定偏壓點，故小信號下基極接交流地（虛接地）。
4. 負載端為 $Q_5, Q_6, Q_7$ 組成之主動電流鏡負載，在差動輸入下，$Q_3$ 集極看入之阻抗約為 $r_{e5} + R_1 \approx 1/g_m$，輸出端取自 $Q_4$ 之集極。

若採用混合 $\pi$ 模型（Hybrid-$\pi$ Model，忽略 Early 效應 $r_o \to \infty$），第一級之小信號等效電路示意圖如下：

 v_i1 (+) v_i2 (-)
 o o
 | |
 B1| B2|
 + | + |
 v_pi1 [r_pi1] C1 (GND) C2 (GND) [r_pi2] v_pi2
 - | | | - |
 | | | |
 +------+------+ +------+--+
 | |
 E1| E2|
 | |
 E3| gm1*v_pi1 gm2*v_pi2E4|
 +------+ +------+
 | | | | | |
 - | V | | V - |
 v_pi3 [r_pi3] | | [r_pi4] v_pi4
 + | gm3*v_pi3 gm4*v_pi4| + |
 | | | |
 B3| | | B4|
 --+-- (GND) | | (GND) --+--
 | |
 C3| C4|
 o o------> 輸出端 v_o1
 | |
 [主動負載] [主動負載]
 (電流鏡輸入端) (電流鏡輸出端)

電路節點與支路特性說明：

• 輸入端：差動輸入電壓 $v_{i1}$ 接於 $B_1$，$v_{i2}$ 接於 $B_2$。
• 射極隨耦級（$Q_1, Q_2$）：$C_1, C_2$ 接交流地；$B_1-E_1$ 間跨接電阻 $r_{\pi 1}$；受控電流源 $g_{m1}v_{\pi 1}$ 由 $C_1$ 流向 $E_1$。
• 共基極級（$Q_3, Q_4$）：$B_3, B_4$ 接交流地；$E_1$ 與 $E_3$ 相連，$E_2$ 與 $E_4$ 相連；$E_3-B_3$ 間跨接電阻 $r_{\pi 3}$；受控電流源 $g_{m3}v_{\pi 3}$ 由 $E_3$ 流向 $C_3$。
• 輸出端：$Q_3$ 集極連接至電流鏡主動負載之輸入端（小信號等效阻抗較低）；$Q_4$ 集極連接至電流鏡輸出端，此處即為第一級差動放大器之單端輸出端 $v_{o1}$。

（二）第一級差動電路輸入電阻 $R_{id}$ 計算

1. 計算單顆 BJT 之小信號參數： 已知 $I_{C1} = I_{C2} = I_{C3} = I_{C4} = 10\ \mu\mathrm{A}$，$\beta = 199$，$V_T = 25\ \mathrm{mV}$。

核心觀念

本題考查數位電子學中基礎的二極體邏輯（Diode Logic, DL）​設計與布林代數真值表，核心觀念包含：

1. 正邏輯系統（Positive Logic）：

• 邏輯「$1$」（高電位，High）：以電壓 $V_H$（例如 $+5\text{ V}$）表示。
• 邏輯「$0$」（低電位，Low）：以電壓 $V_L$（例如 $0\text{ V}$ 或接地 GND）表示。

2. 理想二極體（Ideal Diode）特性：

• 順向偏壓導通時：等效為短路，導通跨壓 $V_D = 0\text{ V}$。
• 逆向偏壓截止時：等效為開路，逆向漏電流 $I_R = 0\text{ A}$。

3. 二極體或閘（Diode OR Gate）架構：

• 布林函數 $Y = A + B + C$ 代表三輸入的「或閘」（OR Gate）。
• 任一輸入為高電位時，對應之二極體順向導通，將輸出端鉗位在該高電位；僅當所有輸入皆為低電位時，所有二極體皆截止，輸出端藉由下拉電阻維持在低電位。

解題方法

（一）邏輯電路設計與電路圖

1. 電路拓撲與元件配置：

• 使用 3 個理想二極體 $D_A, D_B, D_C$。
• 輸入端：三個輸入信號 $A, B, C$ 分別連接至二極體 $D_A, D_B, D_C$ 的陽極（Anode, 標記為 $+$ 或三角形端）。
• 輸出端：三個二極體的陰極（Cathode, 標記為 $-$ 或直線端）​全部並聯接在一起，匯流為輸出節點 $Y$。
• 下拉電阻（Pull-down Resistor）：在輸出節點 $Y$ 與接地端（$0\text{ V}$）之間串接一枚下拉電阻 $R$。

2. 電路原理圖：

 A o----|>|----+
 DA |
 |
 B o----|>|----+----o Y (輸出)
 DB | |
 | [R] 下拉電阻
 C o----|>|----+ |
 DC ===
 GND (0 V)

3. 動作原理推導：

• 狀況一：$A=0, B=0, C=0$（所有輸入均接 $0\text{ V}$） 此時三個二極體陽極皆為 $0\text{ V}$。若二極體導通，電流無處流出；電阻 $R$ 無電流流過（$I_R = 0$），輸出電壓被電阻下拉至接地電位： $V_Y = 0\text{ V} \implies Y = 0$ 三個二極體兩端跨壓皆為 $0\text{ V}$，皆處於截止狀態。
• 狀況二：$A, B, C$ 中至少有一個為「$1$」（即電壓為 $V_H = 5\text{ V}$） 假設 $A=1$（$5\text{ V}$），則二極體 $D_A$ 陽極電壓高於陰極，形成順向導通。因二極體為理想元件，導通時跨壓為 $0\text{ V}$： $V_Y = V_A = 5\text{ V} \implies Y = 1$