107 高普考高考二級 電子工程 高等電子電路學（包括類比與數位） 考古題詳解

核心觀念

1. 運算放大器（Op-Amp）之非理想直流特性：

• 輸入偏壓電流（Input Bias Current, $I_B$）：兩輸入端直流偏壓電流之平均值，定義為： $I_B = \frac{I_{B+} + I_{B-}}{2}$
• 輸入偏移電流（Input Offset Current, $I_{OS}$）：兩輸入端直流偏壓電流之不匹配差值，定義為： $I_{OS} = |I_{B+} - I_{B-}|$

2. 反相放大器之直流偏移效應：

• 當訊號源接地時，流經反相輸入端的輸入偏壓電流會流經回授電阻 $R_2$，造成輸出端產生不需要的直流電壓偏移（DC Offset Voltage）。

3. 偏壓電流補償原則：

• 在同相輸入端串聯補償電阻 $R_3$，使兩輸入端各自看入的戴維寧等效電阻相等（即 $R_3 = R_1 \parallel R_2$），可使大小相等的共模偏壓電流所造成的電壓降互相抵消，將輸出直流偏移電壓大幅降低至僅由輸入偏移電流 $I_{OS}$ 決定。

解題方法

（一）求未加 $R_3$ 時之輸出直流偏移電壓大小

1. 電路狀態：

• 計算直流偏移時，將交流輸入訊號接地（$V_{in} = 0\,\mathrm{V}$）。
• 此時同相端直接接地，故同相端電壓 $V^+ = 0\,\mathrm{V}$。
• 根據運算放大器之虛短路（Virtual Short）特性，反相端電壓 $V^- \approx V^+ = 0\,\mathrm{V}$。

2. 節點電流方程式（KCL）：

• 設流入反相輸入端的偏壓電流為 $I_{B-}$。
• 對反相端節點列 KCL： $\frac{0 - V^-}{R_1} + \frac{V_o - V^-}{R_2} = I_{B-}$
• 將 $V^- = 0\,\mathrm{V}$ 代入： $\frac{V_o}{R_2} = I_{B-} \implies V_o = I_{B-} R_2$
• 在未進行補償的情況下，$I_{B-} \approx I_B = 100\,\mathrm{nA}$。

3. 數值計算： $|V_o| = I_B \times R_2 = 100\,\mathrm{nA} \times 1\,\mathrm{M\Omega} = (100 \times 10^{-9}\,\mathrm{A}) \times (1 \times 10^6\,\mathrm{\Omega}) = 0.1\,\mathrm{V} = 100\,\mathrm{mV}$

（二）求最佳補償電阻 $R_3$ 之值

1. 推導消除共模偏壓電流的條件：

• 在同相端串聯電阻 $R_3$ 後，同相端電壓為： $V^+ = -I_{B+} R_3$
• 由虛短路知 $V^- = V^+ = -I_{B+} R_3$。
• 代入反相端之 KCL 方程式： $\frac{0 - V^-}{R_1} + \frac{V_o - V^-}{R_2} = I_{B-} \implies V_o = V^- \left(1 + \frac{R_2}{R_1}\right) + I_{B-} R_2$
• 將 $V^- = -I_{B+} R_3$ 代入，得： $V_o = -I_{B+} R_3 \left(1 + \frac{R_2}{R_1}\right) + I_{B-} R_2$
• 若假設兩端偏壓電流平衡（即令 $I_{B+} = I_{B-} = I_B$），欲使 $V_o = 0$，則必須滿足：

核心觀念

本題旨在評量 MOSFET 共源極（Common-Source, CS）放大電路之直流偏壓分析、交流小訊號參數量測與放大器性能指標計算。涉及的核心觀念與理論公式如下：

1. MOSFET 飽和區（Saturation Region）電流方程式： 當 $v_{DS} \ge v_{GS} - V_t = V_{OV}$ 且 $v_{GS} > V_t$ 時，NMOS 操作於飽和區，汲極電流表示為： $I_D = \frac{1}{2} k_n' \left(\frac{W}{L}\right) (V_{GS} - V_t)^2 = \frac{1}{2} k_n' \left(\frac{W}{L}\right) V_{OV}^2$ 其中 $V_{OV} = V_{GS} - V_t$ 為過驅動電壓（overdrive voltage）。

2. 小訊號參數定義：

• 轉導（Transconductance）$g_m$： $g_m = \left.\frac{\partial i_D}{\partial v_{GS}}\right|_{Q} = k_n'\left(\frac{W}{L}\right)V_{OV} = \frac{2I_D}{V_{OV}} = \sqrt{2 k_n'\left(\frac{W}{L}\right) I_D}$
• 輸出電阻（Output Resistance）$r_o$：考慮通道長度調變效應（Early 效應）， $r_o = \left.\left(\frac{\partial i_D}{\partial v_{DS}}\right)^{-1}\right|_{Q} = \frac{V_A}{I_D} = \frac{1}{\lambda I_D}$

3. 共源極放大器小訊號特性：

• 輸入電阻 $R_{\mathrm{in}}$：MOSFET 閘極本體無電流流入（$R_g \to \infty$），電路之輸入電阻完全取決於閘極偏壓偏置電阻網路。
• 電壓增益 $A_v = v_o/v_i$：源極交流接地時，汲極端總交流阻抗為 $r_o \parallel R_D \parallel R_L$，增益為： $A_v = \frac{v_o}{v_i} = -g_m (r_o \parallel R_D \parallel R_L)$

4. 最大允許輸入訊號振幅之判準：

• 小訊號線性度限制：為確保小訊號線性近似成立且非線性失真在容許範圍內，一般要求 $v_{gs} \le 0.2 V_{OV}$。
• 飽和區維持條件（動態擺幅限制）：訊號擺動時 MOSFET 必須全程維持在飽和區，即正半週不進入三極體區（$v_{DS} \ge v_{GS} - V_t$），負半週不進入截止區（$v_{GS} \ge V_t$）。

解題方法

依試卷原圖標示，本電路為標準離散型共源極放大器：汲極電源 $V_{DD} = 15\,\mathrm{V}$，直流偏壓電流源提供固定汲極偏壓電流 $I_D = 0.5\,\mathrm{mA}$，閘極透過高阻值偏置電阻 $R_G = 10\,\mathrm{M\Omega}$ 接地，汲極負載電阻 $R_D = 10\,\mathrm{k\Omega}$，交流耦合輸出至負載電阻 $R_L = 10\,\mathrm{k\Omega}$，源極並聯大電容 $C_S$ 交流接地。

（一）計算 MOSFET 之轉導 $g_m$

1. 首先求取過驅動電壓 $V_{OV}$： $I_D = \frac{1}{2} k_n'\left(\frac{W}{L}\right) V_{OV}^2 \implies 0.5\,\mathrm{mA} = \frac{1}{2} \times 0.25\,\mathrm{mA/V^2} \times V_{OV}^2$ $V_{OV}^2 = \frac{2 \times 0.5}{0.25} = 4\,\mathrm{V^2} \implies V_{OV} = 2.0\,\mathrm{V}$
2. 計算轉導 $g_m$： $g_m = \frac{2I_D}{V_{OV}} = \frac{2 \times 0.5\,\mathrm{mA}}{2.0\,\mathrm{V}} = 0.5\,\mathrm{mA/V} = 0.5\,\mathrm{mS}$

（二）計算 MOSFET 之輸出電阻 $r_o$

由 Early voltage $V_A = 50\,\mathrm{V}$ 與偏壓電流 $I_D = 0.5\,\mathrm{mA}$： $r_o = \frac{V_A}{I_D} = \frac{50\,\mathrm{V}}{0.5\,\mathrm{mA}} = 100\,\mathrm{k\Omega}$

（三）計算小訊號電壓增益 $v_o/v_i$

1. 繪出交流小訊號等效模型：源極經旁路電容 $C_S$ 交流接地，交流輸入電壓直接施加於閘-源兩端，即 $v_{gs} = v_i$。
2. 汲極端交流總負載阻抗為 $R_L' = r_o \parallel R_D \parallel R_L$： $R_D \parallel R_L = 10\,\mathrm{k\Omega} \parallel 10\,\mathrm{k\Omega} = 5\,\mathrm{k\Omega}$ $R_L' = r_o \parallel (R_D \parallel R_L) = 100\,\mathrm{k\Omega} \parallel 5\,\mathrm{k\Omega} = \frac{100 \times 5}{100 + 5} = \frac{500}{105}\,\mathrm{k\Omega} = \frac{100}{21}\,\mathrm{k\Omega} \approx 4.762\,\mathrm{k\Omega}$
3. 計算電壓增益： $\frac{v_o}{v_i} = -g_m R_L' = -0.5\,\mathrm{mA/V} \times \frac{100}{21}\,\mathrm{k\Omega} = -\frac{50}{21}\,\mathrm{V/V} \approx -2.38\,\mathrm{V/V}$

核心觀念

1. 共基極放大器（Common-Base Amplifier, CB）之小訊號特性：

• 電路組態：信號由射極（Emitter）輸入，由集極（Collector）輸出，基極（Base）交流接地。
• 增益極性：當輸入信號 $v_i$ 升高時，射極電位上升使基射極電壓 $v_{be} = v_b - v_e$ 減小，集極電流 $i_c$ 隨之減少，集極負載電阻之壓降變小，導致集極電位 $v_c$ 上升。因此輸出與輸入同相位，電壓增益為正值（同相放大，相位差為 $0^\circ$）。
• 小訊號參數定義：
• 電流增益轉換：$\alpha = \frac{\beta}{\beta + 1}$。
• 射極微觀電阻：$r_e = \frac{V_T}{I_E}$（常溫下熱電壓取 $V_T = 25\,\mathrm{mV}$）。
• 電晶體互導：$g_m = \frac{I_C}{V_T} = \frac{\alpha I_E}{V_T} = \frac{\alpha}{r_e}$。
• 小訊號電壓增益公式（忽略厄利效應 $r_o \to \infty$ 且信號源內阻 $R_s = 0$）： $A_v = \frac{v_o}{v_i} = g_m R_C = \frac{\alpha R_C}{r_e}$ 若信號源具內阻 $R_s$，增益通式修正為： $A_v = \frac{\alpha R_C}{r_e + R_s}$

2. 總瞬時電壓與動態波形之疊加：

• BJT 集極端之總瞬時電壓包含「直流偏壓分量 $V_C$」與「交流小訊號分量 $v_c(t)$」： $v_C(t) = V_C + v_c(t) = V_C + A_v \cdot v_i(t)$
• 正弦波時域特性：輸入信號 $v_i(t) = V_p \sin(2\pi f t)$，週期 $T = \frac{1}{f}$，振幅峰值 $V_p = \frac{V_{p-p}}{2}$。

解題方法

本題卷面圖三未附於文本中，缺直流電源電壓、集極電阻 $R_C$、射極偏壓電阻 $R_E$ 與訊號源內阻 $R_s$ 等具體數值。為使解答具體明確並符合國家考試評分標準，先推導完整通式，再依歷年公職考試此類經典題型的標準參數（設直流電源 $V_{CC} = 10\,\mathrm{V}$、$V_{EE} = -10\,\mathrm{V}$，射極偏壓電阻 $R_E = 9.3\,\mathrm{k}\Omega$，使射極直流電流 $I_E = 1.0\,\mathrm{mA}$；集極電阻 $R_C = 5\,\mathrm{k}\Omega$；信號源內阻 $R_s = 0$；$V_{BE} = 0.7\,\mathrm{V}$；常溫熱電壓 $V_T = 25\,\mathrm{mV}$）進行數值計算。

（一）小訊號電壓增益 $v_o/v_i$

1. 直流偏壓與小訊號參數計算：

• 共射極與共基極電流增益轉換： $\alpha = \frac{\beta}{\beta + 1} = \frac{100}{100 + 1} = \frac{100}{101} \approx 0.9901$
• 射極直流偏壓電流： $I_E = \frac{V_B - V_{BE} - (-V_{EE})}{R_E} = \frac{0 - 0.7 - (-10)}{9.3\,\mathrm{k}\Omega} = \frac{9.3\,\mathrm{V}}{9.3\,\mathrm{k}\Omega} = 1.0\,\mathrm{mA}$
• 集極直流偏壓電流： $I_C = \alpha I_E = 0.9901 \times 1.0\,\mathrm{mA} \approx 0.99\,\mathrm{mA}$
• 小訊號射極電阻 $r_e$ 與互導 $g_m$： $r_e = \frac{V_T}{I_E} = \frac{25\,\mathrm{mV}}{1.0\,\mathrm{mA}} = 25\,\Omega$ $g_m = \frac{I_C}{V_T} = \frac{0.99\,\mathrm{mA}}{25\,\mathrm{mV}} = 39.6\,\mathrm{mA/V}$

2. 小訊號交流等效電路分析：

• 採用 BJT 之 T 型等效模型，基極交流接地。
• 射極端注入輸入小訊號電壓 $v_i$，因基極交流接地，基射極小訊號電壓為 $v_{be} = -v_i$。
• 射極小訊號電流（方向由基極流向射極）： $i_e = -\frac{v_i}{r_e}$
• 集極受控電流源流向集極端子內部，受控電流為： $i_c = \alpha i_e = -\frac{\alpha v_i}{r_e} = -g_m v_i$
• 集極小訊號輸出電壓 $v_o$ 流經集極電阻 $R_C$ 至交流接地端： $v_o = -i_c R_C = -(-g_m v_i) R_C = g_m R_C v_i$
• 小訊號電壓增益通式與數值： $A_v = \frac{v_o}{v_i} = g_m R_C = \frac{\alpha R_C}{r_e} = \frac{0.9901 \times 5000\,\Omega}{25\,\Omega} = 198$ （若直接取 $I_C \approx I_E = 1\,\mathrm{mA}$，則 $g_m = 40\,\mathrm{mA/V}$，$A_v = 40\,\mathrm{mA/V} \times 5\,\mathrm{k}\Omega = 200$）。

（二）BJT 集極端之波形

1. 時域輸入訊號方程式：

• 頻率 $f = 10\,\mathrm{kHz}$，對應週期為： $T = \frac{1}{f} = \frac{1}{10 \times 10^3\,\mathrm{Hz}} = 0.1\,\mathrm{ms} = 100\,\mu\mathrm{s}$
• 峰對峰值 $V_{i,p-p} = 20\,\mathrm{mV}$，正弦波振幅峰值為： $V_{i,p} = \frac{20\,\mathrm{mV}}{2} = 10\,\mathrm{mV} = 0.01\,\mathrm{V}$
• 輸入電壓時域表示式： $v_i(t) = 10\sin(2\pi \times 10^4 t)\,\mathrm{mV}$

2. 集極端總瞬時電壓分量計算：

• 直流工作點電壓 $V_C$： $V_C = V_{CC} - I_C R_C = 10\,\mathrm{V} - (0.99\,\mathrm{mA} \times 5\,\mathrm{k}\Omega) = 10\,\mathrm{V} - 4.95\,\mathrm{V} = 5.05\,\mathrm{V}$
• 交流小訊號電壓 $v_c(t)$：

本題原卷圖四中，輸出端 $v_o$ 為汲極單端輸出，尾端偏壓電流源係由同製程之 MOSFET 電流源提供（等效交流輸出電阻即為題目給定之 MOSFET 輸出電阻 $R_{SS} = r_o = 60\,\mathrm{k\Omega}$），且忽略本體效應（$g_{mb} = 0$）。

核心觀念

1. 差動半電路（Differential Half-Circuit）分析：

• 當輸入純差動訊號 $v_{id}$ 時，兩輸入端電壓分別為 $v_{i1} = +v_{id}/2$、$v_{i2} = -v_{id}/2$。
• 由於電路結構完全對稱，共用源極節點（common-source node）處於交流虛擬接地（virtual ground），即 $v_s = 0$。
• 單側半電路等效為共源極放大器，單端輸出差動增益大小為： $|A_d| = \frac{1}{2} g_m (R_D \parallel r_o)$ （若為雙端輸出，則差動增益為 $g_m (R_D \parallel r_o)$）。

2. 共模半電路（Common-Mode Half-Circuit）分析：

• 當輸入純共模訊號 $v_{icm}$ 時，兩端輸入電壓相同（$v_{i1} = v_{i2} = v_{icm}$）。
• 尾端電流源電阻 $R_{SS}$ 在對稱半電路中分裂為 $2R_{SS}$ 連接於各源極至接地端，形成源極退化負回授（source degeneration）。
• 單端輸出共模增益近似公式為： $A_{cm} \approx -\frac{R_D}{2R_{SS}}$ 若計入電晶體輸出電阻 $r_o$，精確公式為： $A_{cm} = -\frac{g_m r_o R_D}{R_D + r_o + 2R_{SS}(1 + g_m r_o)}$

3. 共模拒斥比（CMRR, Common-Mode Rejection Ratio）：

• 定義為差動增益大小與共模增益大小之比值： $\mathrm{CMRR} = \frac{|A_d|}{|A_{cm}|}$
• 以分貝（$\mathrm{dB}$）表示時： $\mathrm{CMRR_{dB}} = 20 \log_{10} \left( \frac{|A_d|}{|A_{cm}|} \right)$

解題方法

（一）計算差動增益 $A_d = v_o / v_{id}$

1. 計算交流汲極負載等效電阻： 汲極負載電阻 $R_D = 40\,\mathrm{k\Omega}$ 與 MOSFET 自身輸出電阻 $r_o = 60\,\mathrm{k\Omega}$ 並聯： $R_D \parallel r_o = \frac{R_D \cdot r_o}{R_D + r_o} = \frac{40 \times 60}{40 + 60} = \frac{2400}{100} = 24\,\mathrm{k\Omega}$

2. 求單端差動輸出電壓與增益： 在差動輸入下，源極為虛擬接地點（$v_s = 0$）。 若單端輸出取自 $M_2$ 汲極（$v_o = v_{d2}$），其閘-源極電壓為 $v_{gs2} = -v_{id}/2$： $v_o = - g_m v_{gs2} (R_D \parallel r_o) = - g_m \left(-\frac{v_{id}}{2}\right) (R_D \parallel r_o) = +\frac{1}{2} g_m (R_D \parallel r_o) v_{id}$ 代入數值： $A_d = \frac{v_o}{v_{id}} = \frac{1}{2} \times 20\,\mathrm{mA/V} \times 24\,\mathrm{k\Omega} = 240\,\mathrm{V/V}$ （若輸出取自 $M_1$ 汲極，則為反相輸出 $-240\,\mathrm{V/V}$，增益大小皆為 $240\,\mathrm{V/V}$；若採雙端差動輸出 $v_o = v_{d2} - v_{d1}$，則 $A_d = 480\,\mathrm{V/V}$）。

（二）計算共模增益 $A_{cm} = v_o / v_{icm}$

核心觀念

本題考查多極點放大器的頻率響應（Frequency Response）、負回授系統穩定度判斷（Feedback Stability）​及頻率補償技術（Frequency Compensation），為電子工程類科高普考與研究所考試的經典核心題型。

1. 開路轉移函數之標準式： 放大器具備三個實數極點 $f_{p1} = 100\,\mathrm{kHz}$、$f_{p2} = 1\,\mathrm{MHz}$、$f_{p3} = 10\,\mathrm{MHz}$，以及直流增益 $A_0 = 100\,\mathrm{dB} = 10^5\,\mathrm{V/V}$，其轉移函數表示為： $A(s) = \frac{A_0}{\left(1 + \frac{s}{2\pi f_{p1}}\right)\left(1 + \frac{s}{2\pi f_{p2}}\right)\left(1 + \frac{s}{2\pi f_{p3}}\right)}$
2. 波德圖漸近線法則（Bode Plot Asymptotes）：

• 增益波德圖：低頻增益為 $20\log_{10} A_0 = 100\,\mathrm{dB}$。每通過一個極點，漸近線斜率增加 $-20\,\mathrm{dB/dec}$。
• 相位波德圖：每個負實數極點在極低頻貢獻 $0^\circ$、在極點頻率處貢獻 $-45^\circ$、在極高頻貢獻 $-90^\circ$。總相位為： $\angle A(f) = -\tan^{-1}\left(\frac{f}{f_{p1}}\right) - \tan^{-1}\left(\frac{f}{f_{p2}}\right) - \tan^{-1}\left(\frac{f}{f_{p3}}\right)$

3. 穩定度準則（Barkhausen Criterion / Nyquist Criterion）： 單位增益回授（$\beta = 1$）時，迴路增益 $T(s) = A(s)\beta = A(s)$。系統穩定的充要判據：

• 相位邊限（Phase Margin, $\mathrm{PM}$）：在增益交越頻率 $f_t$（即 $|A(f_t)| = 1 = 0\,\mathrm{dB}$）處，$\mathrm{PM} = 180^\circ + \angle A(f_t)$。若 $\mathrm{PM} > 0^\circ$，系統穩定；工程實務通常要求 $\mathrm{PM} \ge 45^\circ \sim 60^\circ$。
• 增益邊限（Gain Margin, $\mathrm{GM}$）：在相位交越頻率 $f_{180}$（即 $\angle A(f_{180}) = -180^\circ$）處，$\mathrm{GM} = -20\log_{10}|A(f_{180})|\,\mathrm{dB}$。若 $\mathrm{GM} > 0\,\mathrm{dB}$（即 $|A(f_{180})| < 0\,\mathrm{dB}$），系統穩定。

4. 頻率補償原理： 若未補償系統不穩定，最常用的手法為主極點補償（Dominant-Pole Compensation）​或米勒補償（Miller Compensation / Pole Splitting），藉由在極低頻引入新主極點，迫使迴路增益在累積相位達到 $-180^\circ$ 之前降至 $0\,\mathrm{dB}$ 以下。

解題方法

（一）繪製放大器之增益及相位的波德圖

1. 增益波德圖（Magnitude Bode Plot）

將頻率軸以對數尺度（Log Scale）表示，關鍵轉折點與各頻段斜率如下：

• $f < 100\,\mathrm{kHz}$：增益保持為直流增益 $100\,\mathrm{dB}$，斜率為 $0\,\mathrm{dB/dec}$。
• $100\,\mathrm{kHz} \le f < 1\,\mathrm{MHz}$：通過第一個極點 $f_{p1}$，斜率變為 $-20\,\mathrm{dB/dec}$。
• 在 $f = 1\,\mathrm{MHz}$（距 $f_{p1}$ 恰好 1 個 decade）處，漸近線增益降為： $|A(1\,\mathrm{MHz})|_{\mathrm{dB}} = 100\,\mathrm{dB} - 20\,\mathrm{dB} = 80\,\mathrm{dB}$
• $1\,\mathrm{MHz} \le f < 10\,\mathrm{MHz}$：通過第二個極點 $f_{p2}$，斜率變為 $-40\,\mathrm{dB/dec}$。
• 在 $f = 10\,\mathrm{MHz}$（距 $f_{p2}$ 恰好 1 個 decade）處，漸近線增益降為： $|A(10\,\mathrm{MHz})|_{\mathrm{dB}} = 80\,\mathrm{dB} - 40\,\mathrm{dB} = 40\,\mathrm{dB}$
• $f \ge 10\,\mathrm{MHz}$：通過第三個極點 $f_{p3}$，斜率變為 $-60\,\mathrm{dB/dec}$。
• 增益自 $10\,\mathrm{MHz}$ 處的 $40\,\mathrm{dB}$ 以 $-60\,\mathrm{dB/dec}$ 下降，求漸近線穿越 $0\,\mathrm{dB}$ 的單位增益頻寬 $f_t$： $0 = 40 - 60\log_{10}\left(\frac{f_t}{10\,\mathrm{MHz}}\right) \implies \log_{10}\left(\frac{f_t}{10\,\mathrm{MHz}}\right) = \frac{40}{60} = \frac{2}{3} \approx 0.67$ $f_t = 10\,\mathrm{MHz} \times 10^{2/3} \approx 46.4\,\mathrm{MHz}$

2. 相位波德圖（Phase Bode Plot）

精確相位函數為： $\angle A(f) = -\tan^{-1}\left(\frac{f}{10^5}\right) - \tan^{-1}\left(\frac{f}{10^6}\right) - \tan^{-1}\left(\frac{f}{10^7}\right)$ 計算各代表頻率之相位：

• $f = 10\,\mathrm{kHz}$：$\angle A \approx -\tan^{-1}(0.1) - 0^\circ - 0^\circ \approx -5.7^\circ$
• $f = 100\,\mathrm{kHz}$（$f_{p1}$）：$\angle A \approx -45^\circ - \tan^{-1}(0.1) - \tan^{-1}(0.01) \approx -45^\circ - 5.7^\circ - 0.6^\circ \approx -51.3^\circ$
• $f = 1\,\mathrm{MHz}$（$f_{p2}$）：$\angle A = -\tan^{-1}(10) - 45^\circ - \tan^{-1}(0.1) = -84.3^\circ - 45^\circ - 5.7^\circ = -135^\circ$
• $f = 10\,\mathrm{MHz}$（$f_{p3}$）：$\angle A \approx -\tan^{-1}(100) - \tan^{-1}(10) - 45^\circ \approx -89.4^\circ - 84.3^\circ - 45^\circ \approx -218.7^\circ$
• $f \ge 100\,\mathrm{MHz}$：三極點皆飽和，總相位漸近於 $-270^\circ$。

3. 波德圖圖解示意

|A| (dB)
100 dB |-------* (100 kHz, 100 dB)
 | \ -20 dB/dec
 80 dB | \
 | * (1 MHz, 80 dB)
 | \ -40 dB/dec
 40 dB | \
 | * (10 MHz, 40 dB)
 | \ -60 dB/dec
 0 dB |---------------*---------------------> f (log scale)
 | (46.4 MHz)
 10k 100k 1M 10M 100M (Hz)

Phase
 0° |-------
 | \
 -90° | \
-135° |---------\-----* (1 MHz, -135°)
-180° |----------\----*-------------------- (3.33 MHz, -180°)
-225° | \ * (10 MHz, -218.7°)
-270° | \-----------------------
 +-------+-------+-------+-------------> f (log scale)
 10k 100k 1M 10M 100M (Hz)

（二）單位增益回授之穩定度分析

將放大器接成單位增益回授時，回授因子 $\beta = 1$，迴路增益 $T(s) = A(s)\beta = A(s)$。

1. 求相位交越頻率 $f_{180}$（Phase Crossover Frequency）： 相位交越條件為 $\angle A(f_{180}) = -180^\circ$： $\tan^{-1}\left(\frac{f}{f_{p1}}\right) + \tan^{-1}\left(\frac{f}{f_{p2}}\right) + \tan^{-1}\left(\frac{f}{f_{p3}}\right) = 180^\circ$ 利用正切三角和差公式： $\tan(\theta_1 + \theta_2 + \theta_3) = \frac{S_1 - S_3}{1 - S_2} = 0 \implies S_1 = S_3$ 其中： $S_1 = \frac{f}{f_{p1}} + \frac{f}{f_{p2}} + \frac{f}{f_{p3}} = f \left(\frac{1}{10^5} + \frac{1}{10^6} + \frac{1}{10^7}\right) = \frac{111}{10^7} f$ $S_3 = \frac{f^3}{f_{p1} f_{p2} f_{p3}} = \frac{f^3}{10^5 \times 10^6 \times 10^7} = \frac{f^3}{10^{18}}$ 令 $S_1 = S_3$： $\frac{111}{10^7} f = \frac{f^3}{10^{18}} \implies f_{180}^2 = 111 \times 10^{11} = 1.11 \times 10^{13}$ $f_{180} = \sqrt{1.11 \times 10^{13}} \approx 3.33 \times 10^6\,\mathrm{Hz} = 3.33\,\mathrm{MHz}$

2. 計算在 $f_{180}$ 處之增益與增益邊限（Gain Margin, $\mathrm{GM}$）： $f_{180} = 3.33\,\mathrm{MHz}$ 落在 $1\,\mathrm{MHz}$ 至 $10\,\mathrm{MHz}$ 區間，增益斜率為 $-40\,\mathrm{dB/dec}$：

核心觀念

1. 靜態 CMOS 邏輯閘設計（圖五）：

• 互補式金氧半導體（CMOS）電路由上拉網路（Pull-Up Network, PUN，由 PMOS 構成）與下拉網路（Pull-Down Network, PDN，由 NMOS 構成）所組成。
• PUN 與 PDN 具備拓撲對偶性（Duality）：
• NMOS 在閘極為高電位（$1$）時導通，其串聯代表邏輯「及（AND）」，並聯代表邏輯「或（OR）」。
• 輸出端 $Y$ 在 PDN 導通至地時為低電位（$0$），故 CMOS 邏輯閘的輸出布林函數為 PDN 導通條件之補集（反相）： $Y = \overline{f_{\text{PDN}}}$
• PMOS 在閘極為低電位（$0$）時導通，其串聯代表邏輯「或（OR）」，並聯代表邏輯「及（AND）」，滿足德摩根定律（De Morgan's Laws）。

2. BiCMOS 邏輯閘結構與動作原理（圖六）：

• BiCMOS 電路結合 CMOS 的高輸入阻抗、零靜態功耗，以及雙極性接面電晶體（BJT）高轉導（$g_m$）與大電流驅動能力，能高速驅動大容性負載。
• 典型的 BiCMOS 邏輯閘由 PMOS/NMOS 輸入級控制輸出端的兩個 npn BJT（$Q_1$ 與 $Q_2$）：
• 上拉電晶體 $Q_1$ 為射極隨耦器（Emitter Follower），由 PMOS 網路驅動基極。
• 下拉電晶體 $Q_2$ 為共射極放大器（Common Emitter），由 NMOS 網路驅動基極。
• 電阻 $R_1$ 與 $R_2$ 作為基極電荷洩放路徑，消除 BJT 截止時的基極儲存電荷，避免電晶體延遲關斷，並輔助輸出電壓達到全擺幅（Full-rail swing）。

解題方法

（一）圖五數位電路之邏輯布林函數推導

1. 下拉網路（PDN）結構分析：

• 自輸出端 $Y$ 連接至接地端（GND）的 NMOS 電晶體網路結構如下：
• 電晶體 $A$ 的汲極直接連接至輸出端 $Y$。
• 電晶體 $A$ 的源極連接至一個中間節點。
• 自該中間節點往地端分流為兩條並聯支路：
• 支路一：電晶體 $B$ 連接至地端。
• 支路二：電晶體 $C$ 與電晶體 $D$ 互相串聯後連接至地端。
• 根據 NMOS「串聯相乘（$\cdot$）、並聯相加（$+$）」之規則，PDN 導通至地的條件為： $f_{\text{PDN}} = A \cdot (B + C \cdot D)$

2. 上拉網路（PUN）對偶驗證：

• 自電源端 $V_{DD}$ 連接至輸出端 $Y$ 的 PMOS 電晶體網路結構如下：
• 第一條獨立並聯路徑：由 PMOS $A$ 直接由 $V_{DD}$ 連接至輸出端 $Y$。
• 第二條路徑：PMOS $B$ 的源極接 $V_{DD}$，汲極串聯至由 PMOS $C$ 與 PMOS $D$ 並聯組成的網路，再連接至輸出端 $Y$。
• PMOS 輸入低電位導通，其導通條件為： $f_{\text{PUN}} = \overline{A} + \overline{B} \cdot (\overline{C} + \overline{D})$

3. 布林函數化簡與確立：

• 由於 CMOS 輸出端 $Y$ 由 PDN 導通條件取反相決定，應用德摩根定律： $Y = \overline{f_{\text{PDN}}} = \overline{A \cdot (B + C \cdot D)}$
• 展開驗證：