111 高普考高考二級 電子工程 高等電子電路學(包括類比與數位) 考古題詳解

核心觀念

本題分成直流偏壓與中頻小訊號分析。直流時，兩顆電晶體的基極—射極電壓各為 $0.7\ \mathrm{V}$；小訊號分析時，將 $V_{CC}$ 視為交流接地，並假設耦合電容 $C_i、C_o$ 在中頻下為短路，忽略電晶體輸出電阻 $r_o$。

達靈頓對的電流關係為

（一）直流基極電流與輸出電流

由 $R_B$ 的電流等於 $I_{B1}$，且 $R_E$ 上的電流為 $I_O$：

又

代入數值：

因此

（二）輸入阻抗與輸出阻抗

先求小訊號基極電阻：

從 $Q_1$ 基極看入，$Q_2$ 基極的輸入電阻會經 $Q_1$ 的射極跟隨器放大為 $(\beta_1+1)$ 倍，因此

輸入端還有 $R_B$ 接交流地，故

核心觀念

此電路是高電位有效的時控 D 型正反器（level-sensitive D latch）：$CLK=1$ 時，輸出 $Q$ 隨輸入 $D$ 變化；$CLK=0$ 時，交互回授的 NAND 閘會保持原輸出。

解題方法

先用反相器產生 $\overline D$，再以兩個 NAND 閘產生交互回授 NAND 鎖存器所需的低有效控制訊號：

將這兩個訊號接到交互回授的 NAND 閘：

D ───────────────┐
 ├─[NAND]── S̅ ─────┐
CLK ─────────────┘ ├─[NAND]── Q
 Q̅ ─────────┘
 ↑ 回授至下方 NAND

D ──[反相器]── D̅ ─┐
 ├─[NAND]── R̅ ─────┐
CLK ───────────────┘ ├─[NAND]── Q̅
 Q ────────────┘
 ↑ 回授至上方 NAND

解題技巧

檢查 $CLK=1$ 時，$\overline S=\overline D$、$\overline R=D$，所以鎖存器輸出跟隨 $D$。$CLK=0$ 時，$\overline S=\overline R=1$，回授狀態不變，輸出保持。

（二）輸出 $Q$ 的相對應波形

核心觀念

此時控電路在 $CLK=1$ 期間具有透明性，$Q$ 跟隨 $D$；在 $CLK=0$ 期間則保持時脈下降前的值。

解題方法

由圖可讀出：時脈於 $t_1$ 至 $t_4$ 為高，於 $t_7$ 至 $t_9$ 再次為高。將 $D$ 的變化套入「高電位跟隨、低電位保持」：

• 初值 $Q=0$，至 $t_1$ 前維持為 $0$。
• $t_1$ 至 $t_2$，時脈為高且 $D=1$，故 $Q=1$。
• $t_2$ 至 $t_3$，$D=0$，故 $Q=0$；$t_3$ 至 $t_4$，$D=1$，故 $Q=1$。
• $t_4$ 至 $t_7$ 時脈為低，輸出保持為 $1$，不受 $D$ 變化影響。
• $t_7$ 至 $t_8$，$D=1$，輸出維持 $1$；$t_8$ 至 $t_9$，$D=0$，故 $Q=0$。
• $t_9$ 後時脈為低，$Q$ 保持為 $0$。

時間： t0 t1 t2 t3 t4 t7 t8 t9
CLK： ____|‾‾‾‾‾‾‾‾‾|___________|‾‾‾‾‾‾|____
D： ______|‾‾|____|‾‾‾‾‾‾|____|‾‾‾‾‾‾|____
Q： ______|‾‾|____|‾‾‾‾‾‾‾‾‾‾‾‾|‾‾|____

核心觀念

理想運算放大器在負回授且工作在線性區時，兩輸入端電壓相等，輸入端電流為零。本題兩個運算放大器的同相端皆接地，因此各反相端都是虛地，電壓為 $0$。

解題方法

令 $v_o$ 為下方運算放大器的輸出，令 $v_a$ 為上方節點（$R_3$、$2R_1$ 與上方運算放大器輸出相接之處）的電壓。

在下方反相端節點套用 KCL：

在上方反相端節點套用 KCL：

輸入電流 $i_i$ 由輸入端經 $R_1$ 與 $R_3$ 流出：

所以

代入 $R_1=2\,\mathrm{k}\Omega$、$R_3=5\,\mathrm{k}\Omega$：

解題技巧

先利用虛地求出兩個輸出或節點電壓，再回到輸入端計算電流。輸入電阻必須用 $R_i=v_i/i_i$ 求得；本題的 $R_i$ 不等於單一電阻值。

（二）求輸出電壓 $v_o$

核心觀念

兩個運算放大器皆採負回授。先以輸入端等電位條件求上方運算放大器的非反相端電壓，再以接地的反相端節點進行 KCL，即可求出輸出。

解題方法

核心觀念

本題考兩級共源 MOSFET 放大器的小訊號分析：

• 中頻時，耦合電容 $C_i、C_o$ 視為短路；源極旁路電容 $C_{S1}、C_{S2}$ 若接入，也視為短路。
• MOSFET 閘極小訊號電流近似為零，因此輸入阻抗由閘極偏壓電阻並聯決定。
• 共源級電壓增益會反相；兩級串接後，總電壓增益為兩級增益相乘。
• 忽略輸出電阻 $r_d$ 且源極電阻未旁路時，共源級增益需納入源極退化效應。

解題方法

（一）輸入阻抗 $Z_i$

中頻下電源端為交流接地，MOSFET 閘極電流近似為零，因此輸入端看到 $R_{G1}$ 與 $R_{G2}$ 並聯：

（二）總電壓增益與總電流增益

$C_{S1}$、$C_{S2}$ 接入時，兩級源極皆為交流接地。第一級汲極負載為 $R_{D1}\parallel r_{d1}$；第二級汲極負載為 $R_{D2}\parallel r_{d2}\parallel R_L$。第二級閘極近似不取電流，因此不額外負載第一級。

第一級電壓增益：

第二級電壓增益：

兩級總電壓增益為：

兩級各反相一次，因此總增益為正。