109 高普考高考二級 電子工程 高等電子電路學(包括類比與數位) 考古題詳解
第 一 題20 分
如圖一電路,二極體電流 與跨壓 的關係為 其中熱電壓 。
🖼️【此處有附圖,請對照原卷】
圖中:,電流源分別為 與 ,電源為 ,負載電阻為 。
(一) 求二極體 之偏壓電流 I_{D1。(10 分)
(二) 求小訊號電壓增益 。(10 分)
登入後即可作答並保存紀錄。
核心觀念
本題考查二極體直流偏壓與小訊號線性化。直流分析時, 隔離直流;小訊號分析時,兩者視為短路。二極體在偏壓點附近可用小訊號電阻表示:
解題方法
(一)求 的偏壓電流
由圖中電流源方向, 注入中央節點,並分流至 與 。左側節點的 電流源將電流向下抽走,因此由中央節點經 流向左側的電流為 。
對中央節點套用 KCL:
(二)求小訊號電壓增益
小訊號分析時, 視為短路,理想直流電流源的小訊號電流為零,因此等效為開路。兩顆二極體的小訊號電阻為:
第 二 題20 分
如圖二電路,由 BJT 構成之放大器電路,其中 BJT 之電流增益 , 之壓降為 。試回答:
🖼️【此處有附圖,請對照原卷】
圖中:、、、,電源皆為 ,耦合電容標示為 。
(一) 此 BJT 操作於主動區(Active Mode)或飽和區(Saturation Mode)?(10 分)
(二) 集極偏壓電流 值為多少?(10 分)
登入後即可作答並保存紀錄。
核心觀念
本題考查分壓偏壓 BJT 的直流工作點,以及用集極、基極電壓判斷工作區。直流分析時,耦合電容視為開路;因此輸入訊號與輸出端不影響偏壓。
先假設電晶體在主動區,使用:
算出工作點後,再檢查集極—基極接面是否反向偏壓,以確認主動區假設成立。
解題方法
基極由 、 分壓。將分壓器化為戴維寧等效:
由基極迴路:
代入 :
因此集極偏壓電流為:
第 三 題20 分
如圖三所示之運算放大器具有無限大之輸入阻抗。
🖼️【此處有附圖,請對照原卷】
圖中:、、、,輸入為 ,輸出為 。
(一) 如運算放大器之差動增益為無限大,試求 值為何?(10 分)
(二) 如運算放大器之差動增益為 ,試求 值為何?(10 分)
登入後即可作答並保存紀錄。
核心觀念
運算放大器輸入阻抗無限大,代表兩個輸入端都沒有電流流入,因此 與 可各自視為分壓電路。運算放大器的差動增益定義為
其中 為差動增益,、 分別為非反相端與反相端電壓。
解題方法
非反相端由 分壓:
反相端由輸出端經 分壓:
代入運算放大器的差動增益關係:
整理得
第 四 題20 分
使用 CMOS 邏輯電路設計,其 NMOS 區塊與 PMOS 區塊具對偶性(duality)。
🖼️【此處有附圖,請對照原卷】
(一) 若已知 PMOS 區塊如圖四所示,請畫出其 NMOS 區塊。(10 分)
(二) 請繪出邏輯布林函數 之完整 CMOS 邏輯電路。(10 分)
登入後即可作答並保存紀錄。
核心觀念
CMOS 靜態邏輯以 PMOS 上拉網路(PUN)與 NMOS 下拉網路(PDN)形成互補:
- PMOS 在閘極輸入為 時導通;NMOS 在閘極輸入為 時導通。
- 串聯代表各開關都須導通;並聯代表其中一條導通路徑即可。
- 已知 PUN 時,PDN 必須在相同輸入下實現 PUN 導通條件的反函數,確保輸出不會同時連到電源與地。
(一)由 PMOS 區塊求 NMOS 區塊
圖四的 PMOS 網路由上端 通往下端,有四種導通路徑:
- 左側直通:、 串聯。
- 右側直通:、 串聯。
- 經中央開關 :、、 串聯。
- 反方向經中央開關 :、、 串聯。
因為 PMOS 在輸入為低電位時導通,PUN 的導通條件為
NMOS 下拉網路須在 時導通。套用德摩根定理:
因此,NMOS 區塊由四個並聯小組串聯而成:
輸出端
│
├── NMOS(A) ──┐
│ ├── 各組內部並聯
├── NMOS(B) ──┘
│
├── NMOS(C) ──┐
│ ├── 各組內部並聯
├── NMOS(D) ──┘
│
├── NMOS(A) ──┐
├── NMOS(E) ──┼── 各組內部並聯
└── NMOS(D) ──┘
│
├── NMOS(C) ──┐
├── NMOS(E) ──┼── 各組內部並聯
└── NMOS(B) ──┘
│
地
第 五 題20 分
如圖五所示為 MOSFET 與電阻所構成之放大器,假設所有 MOSFET 之小訊號參數為 且電路中之電阻 試求:
🖼️【此處有附圖,請對照原卷】
(一) 輸出阻抗 。(10 分)
(二) 小訊號電壓增益 。(10 分)
登入後即可作答並保存紀錄。
核心觀念
圖五是互補式 MOSFET 共源放大器,兩管的閘極接輸入,汲極接輸出;電阻 由輸出回授至輸入。小訊號分析時,題目所示的耦合電容視為短路,電源端視為交流接地。
每一管的輸出電阻 都接在輸出端與交流地之間,因此兩管的輸出電導相加。輸入電壓上升時,NMOS 下拉電流增加、PMOS 上拉電流減少,兩者都使輸出電壓下降,故總跨導為 ,且電壓增益為反相。
解題方法
(一) 輸出阻抗
求輸出阻抗時,將理想輸入電壓源設為零,因此輸入端與閘極接地。此時兩管的 小訊號電流皆為零;輸出端看到兩個 與回授電阻 並聯:
代入數值:
(二) 小訊號電壓增益
令輸入與輸出小訊號電壓分別為 、。在輸出節點寫 KCL:經回授電阻流出的電流為 ;兩管的輸出電導電流為 ;兩管的跨導效應合計為 。