109 高普考高考二級 電子工程 高等電子電路學(包括類比與數位) 考古題詳解

109 年・高普考・高考二級・電子工程
試題代碼 高等電子電路學(包括類比與數位)

第 一 題20 分

如圖一電路,二極體電流 IDI_D 與跨壓 VDV_D 的關係為 ID=ISeVD/VTI_D=I_Se^{V_D/V_T} 其中熱電壓 VT=25 mVV_T=25\ \mathrm{mV}。

🖼️【此處有附圖,請對照原卷】

圖中:C1=C2=∞C_1=C_2=\infty,電流源分別為 1.5 mA1.5\ \mathrm{mA} 與 0.5 mA0.5\ \mathrm{mA},電源為 5 V5\ \mathrm{V},負載電阻為 50 Ω50\ \Omega。

(一) 求二極體 D1D_1 之偏壓電流 I_{D1。(10 分)

(二) 求小訊號電壓增益 VoVs\dfrac{V_o}{V_s}。(10 分)

🖼️ 本題原卷含圖表。基於試題來源之版權考量,本站不轉載原卷影像; 題目文字已完整轉錄,圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查二極體直流偏壓與小訊號線性化。直流分析時,C1、C2C_1、C_2 隔離直流;小訊號分析時,兩者視為短路。二極體在偏壓點附近可用小訊號電阻表示:

rd=VTIDr_d=\frac{V_T}{I_D}

解題方法

(一)求 D1D_1 的偏壓電流

由圖中電流源方向,1.5 mA1.5\ \mathrm{mA} 注入中央節點,並分流至 D2D_2 與 D1D_1。左側節點的 0.5 mA0.5\ \mathrm{mA} 電流源將電流向下抽走,因此由中央節點經 D2D_2 流向左側的電流為 0.5 mA0.5\ \mathrm{mA}。

對中央節點套用 KCL:

1.5 mA=ID2+ID11.5\ \mathrm{mA}=I_{D2}+I_{D1} ID1=1.5 mA−0.5 mA=1.0 mAI_{D1}=1.5\ \mathrm{mA}-0.5\ \mathrm{mA} =1.0\ \mathrm{mA}

(二)求小訊號電壓增益

小訊號分析時,C1、C2C_1、C_2 視為短路,理想直流電流源的小訊號電流為零,因此等效為開路。兩顆二極體的小訊號電阻為:

🔒

後續完整解題步驟與【答案】

免費註冊,享 3 天全站完整詳解閱覽。

免費註冊

第 二 題20 分

如圖二電路,由 BJT 構成之放大器電路,其中 BJT 之電流增益 β=100\beta=100,∣VBE∣|V_{BE}| 之壓降為 0.7 V0.7\ \mathrm{V}。試回答:

🖼️【此處有附圖,請對照原卷】

圖中:R1=100 kΩR_1=100\ \mathrm{k\Omega}、R2=100 kΩR_2=100\ \mathrm{k\Omega}、RC=5 kΩR_C=5\ \mathrm{k\Omega}、RE=10 kΩR_E=10\ \mathrm{k\Omega},電源皆為 10 V10\ \mathrm{V},耦合電容標示為 ∞\infty。

(一) 此 BJT 操作於主動區(Active Mode)或飽和區(Saturation Mode)?(10 分)

(二) 集極偏壓電流 ICI_C 值為多少?(10 分)

🖼️ 本題原卷含圖表。基於試題來源之版權考量,本站不轉載原卷影像; 題目文字已完整轉錄,圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查分壓偏壓 BJT 的直流工作點,以及用集極、基極電壓判斷工作區。直流分析時,耦合電容視為開路;因此輸入訊號與輸出端不影響偏壓。

先假設電晶體在主動區,使用:

IC=βIB,IE=(β+1)IB,VBE=0.7 VI_C=\beta I_B,\qquad I_E=(\beta+1)I_B,\qquad V_{BE}=0.7\ \mathrm{V}

算出工作點後,再檢查集極—基極接面是否反向偏壓,以確認主動區假設成立。

解題方法

基極由 R1R_1、R2R_2 分壓。將分壓器化為戴維寧等效:

VTH=10⋅100100+100=5 VV_{TH}=10\cdot\frac{100}{100+100}=5\ \mathrm{V} RTH=R1∥R2=50 kΩR_{TH}=R_1\parallel R_2=50\ \mathrm{k\Omega}

由基極迴路:

VTH=IBRTH+VBE+IEREV_{TH}=I_B R_{TH}+V_{BE}+I_E R_E

代入 IE=(β+1)IBI_E=(\beta+1)I_B:

IB=VTH−VBERTH+(β+1)RE=5−0.750 kΩ+101(10 kΩ)=4.06 μAI_B=\frac{V_{TH}-V_{BE}}{R_{TH}+(\beta+1)R_E} =\frac{5-0.7}{50\ \mathrm{k\Omega}+101(10\ \mathrm{k\Omega})} =4.06\ \mathrm{\mu A}

因此集極偏壓電流為:

🔒

後續完整解題步驟與【答案】

免費註冊,享 3 天全站完整詳解閱覽。

免費註冊

第 三 題20 分

如圖三所示之運算放大器具有無限大之輸入阻抗。

🖼️【此處有附圖,請對照原卷】

圖中:R1=2 kΩR_1=2\ \mathrm{k\Omega}、R2=4 kΩR_2=4\ \mathrm{k\Omega}、R3=1 kΩR_3=1\ \mathrm{k\Omega}、R4=2 kΩR_4=2\ \mathrm{k\Omega},輸入為 ViV_i,輸出為 VoV_o。

(一) 如運算放大器之差動增益為無限大,試求 VoVi\dfrac{V_o}{V_i} 值為何?(10 分)

(二) 如運算放大器之差動增益為 100 V/V100\ \mathrm{V/V},試求 VoVi\dfrac{V_o}{V_i} 值為何?(10 分)

🖼️ 本題原卷含圖表。基於試題來源之版權考量,本站不轉載原卷影像; 題目文字已完整轉錄,圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

運算放大器輸入阻抗無限大,代表兩個輸入端都沒有電流流入,因此 R3、R4R_3、R_4 與 R1、R2R_1、R_2 可各自視為分壓電路。運算放大器的差動增益定義為

Vo=A(V+−V−)V_o=A(V_+-V_-)

其中 AA 為差動增益,V+V_+、V−V_- 分別為非反相端與反相端電壓。

解題方法

非反相端由 R3、R4R_3、R_4 分壓:

V+=R4R3+R4Vi=21+2Vi=23ViV_+=\frac{R_4}{R_3+R_4}V_i =\frac{2}{1+2}V_i =\frac{2}{3}V_i

反相端由輸出端經 R2、R1R_2、R_1 分壓:

V−=R1R1+R2Vo=22+4Vo=13VoV_-=\frac{R_1}{R_1+R_2}V_o =\frac{2}{2+4}V_o =\frac{1}{3}V_o

代入運算放大器的差動增益關係:

Vo=A(23Vi−13Vo)V_o=A\left(\frac{2}{3}V_i-\frac{1}{3}V_o\right)

整理得

(1+A3)Vo=2A3Vi\left(1+\frac{A}{3}\right)V_o=\frac{2A}{3}V_i
🔒

後續完整解題步驟與【答案】

免費註冊,享 3 天全站完整詳解閱覽。

免費註冊

第 四 題20 分

使用 CMOS 邏輯電路設計,其 NMOS 區塊與 PMOS 區塊具對偶性(duality)。

🖼️【此處有附圖,請對照原卷】

(一) 若已知 PMOS 區塊如圖四所示,請畫出其 NMOS 區塊。(10 分)

(二) 請繪出邏輯布林函數 F=AB+CDF=AB+CD 之完整 CMOS 邏輯電路。(10 分)

🖼️ 本題原卷含圖表。基於試題來源之版權考量,本站不轉載原卷影像; 題目文字已完整轉錄,圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

CMOS 靜態邏輯以 PMOS 上拉網路(PUN)與 NMOS 下拉網路(PDN)形成互補:

  • PMOS 在閘極輸入為 00 時導通;NMOS 在閘極輸入為 11 時導通。
  • 串聯代表各開關都須導通;並聯代表其中一條導通路徑即可。
  • 已知 PUN 時,PDN 必須在相同輸入下實現 PUN 導通條件的反函數,確保輸出不會同時連到電源與地。

(一)由 PMOS 區塊求 NMOS 區塊

圖四的 PMOS 網路由上端 TT 通往下端,有四種導通路徑:

  1. 左側直通:AA、BB 串聯。
  2. 右側直通:CC、DD 串聯。
  3. 經中央開關 EE:AA、EE、DD 串聯。
  4. 反方向經中央開關 EE:CC、EE、BB 串聯。

因為 PMOS 在輸入為低電位時導通,PUN 的導通條件為

P=A‾ B‾+C‾ D‾+A‾ E‾ D‾+C‾ E‾ B‾.P=\overline A\,\overline B +\overline C\,\overline D +\overline A\,\overline E\,\overline D +\overline C\,\overline E\,\overline B.

NMOS 下拉網路須在 P‾\overline P 時導通。套用德摩根定理:

P‾=(A+B)(C+D)(A+E+D)(C+E+B).\overline P =(A+B)(C+D)(A+E+D)(C+E+B).

因此,NMOS 區塊由四個並聯小組串聯而成:

輸出端
 │
 ├── NMOS(A) ──┐
 │ ├── 各組內部並聯
 ├── NMOS(B) ──┘
 │
 ├── NMOS(C) ──┐
 │ ├── 各組內部並聯
 ├── NMOS(D) ──┘
 │
 ├── NMOS(A) ──┐
 ├── NMOS(E) ──┼── 各組內部並聯
 └── NMOS(D) ──┘
 │
 ├── NMOS(C) ──┐
 ├── NMOS(E) ──┼── 各組內部並聯
 └── NMOS(B) ──┘
 │
 地
🔒

後續完整解題步驟與【答案】

免費註冊,享 3 天全站完整詳解閱覽。

免費註冊

第 五 題20 分

如圖五所示為 MOSFET 與電阻所構成之放大器,假設所有 MOSFET 之小訊號參數為 gm=2.0 mA/V,ro=100 kΩg_m=2.0\ \mathrm{mA/V},\qquad r_o=100\ \mathrm{k\Omega} 且電路中之電阻 R=50 kΩR=50\ \mathrm{k\Omega} 試求:

🖼️【此處有附圖,請對照原卷】

(一) 輸出阻抗 RoR_o。(10 分)

(二) 小訊號電壓增益 VoVi\dfrac{V_o}{V_i}。(10 分)

🖼️ 本題原卷含圖表。基於試題來源之版權考量,本站不轉載原卷影像; 題目文字已完整轉錄,圖表請自行參閱考選部公告之試題原檔。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

圖五是互補式 MOSFET 共源放大器,兩管的閘極接輸入,汲極接輸出;電阻 RR 由輸出回授至輸入。小訊號分析時,題目所示的耦合電容視為短路,電源端視為交流接地。

每一管的輸出電阻 ror_o 都接在輸出端與交流地之間,因此兩管的輸出電導相加。輸入電壓上升時,NMOS 下拉電流增加、PMOS 上拉電流減少,兩者都使輸出電壓下降,故總跨導為 2gm2g_m,且電壓增益為反相。

解題方法

(一) 輸出阻抗 RoR_o

求輸出阻抗時,將理想輸入電壓源設為零,因此輸入端與閘極接地。此時兩管的 gmvgsg_m v_{gs} 小訊號電流皆為零;輸出端看到兩個 ror_o 與回授電阻 RR 並聯:

Ro=ro∥ro∥RR_o=r_o\parallel r_o\parallel R

代入數值:

Ro=100 kΩ∥100 kΩ∥50 kΩ=25 kΩR_o=100\,\mathrm{k\Omega}\parallel100\,\mathrm{k\Omega}\parallel50\,\mathrm{k\Omega} =25\,\mathrm{k\Omega}

(二) 小訊號電壓增益 VoVi\dfrac{V_o}{V_i}

令輸入與輸出小訊號電壓分別為 viv_i、vov_o。在輸出節點寫 KCL:經回授電阻流出的電流為 (vo−vi)/R(v_o-v_i)/R;兩管的輸出電導電流為 2vo/ro2v_o/r_o;兩管的跨導效應合計為 2gmvi2g_m v_i。

🔒

後續完整解題步驟與【答案】

免費註冊,享 3 天全站完整詳解閱覽。

免費註冊

其他考古題

電子工程《高等電子電路學(包括類比與數位)》其他年度