110 高普考高考二級 電子工程 電子元件 考古題詳解

110 年・高普考・高考二級・電子工程
試題代碼 電子元件

第 一 題20 分

矽半導體於常溫下（300 K300\ \mathrm{K}）之本質載子濃度（intrinsic carrier concentration）nin_i 為 1.5×1010 cm−31.5 \times 10^{10}\ \mathrm{cm}^{-3}，均勻摻雜 NAN_A（acceptor）=5×1015 cm−3=5 \times 10^{15}\ \mathrm{cm}^{-3} 及 NDN_D（donor）=8×1014 cm−3=8 \times 10^{14}\ \mathrm{cm}^{-3}。已知電洞之位移率（mobility）μp=480 cm2/V-s\mu_p=480\ \mathrm{cm}^2/\mathrm{V\text{-}s}，電子之位移率 μn=1350 cm2/V-s\mu_n=1350\ \mathrm{cm}^2/\mathrm{V\text{-}s}，q=1.6×10−19 Cq=1.6 \times 10^{-19}\ \mathrm{C}。

（一）求該半導體之電導率（conductivity）σ1\sigma_1。

（二）若減少摻雜為 NA=5×1014 cm−3N_A=5 \times 10^{14}\ \mathrm{cm}^{-3}，但 ND=8×1014 cm−3N_D=8 \times 10^{14}\ \mathrm{cm}^{-3} 不變，其電導率變為 σ2\sigma_2，求比例 σ1/σ2\sigma_1/\sigma_2。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

半導體的電導率由電子與電洞共同貢獻：

σ=q(nμn+pμp)\sigma=q(n\mu_n+p\mu_p)

其中 nn、pp 分別是電子與電洞濃度。均勻摻雜的補償型半導體須先以電中性條件求多數載子濃度，再利用質量作用定律：

n−p=ND−NA,np=ni2n-p=N_D-N_A,\qquad np=n_i^2

本題的兩組摻雜均為 NA>NDN_A>N_D，因此是 p 型半導體，但施體摻雜會補償部分受體摻雜。

解題方法

令淨受體濃度為 NA−NDN_A-N_D。由電中性條件與質量作用定律，可得電洞濃度：

p−n=NA−ND,np=ni2p-n=N_A-N_D,\qquad np=n_i^2

因此

p=(NA−ND)+(NA−ND)2+4ni22,n=ni2pp=\frac{(N_A-N_D)+\sqrt{(N_A-N_D)^2+4n_i^2}}{2}, \qquad n=\frac{n_i^2}{p}

本題淨摻雜濃度遠大於 nin_i，所以可近似取 p≈NA−NDp\approx N_A-N_D；少數載子濃度則由 n=ni2/pn=n_i^2/p 求得。

（一）求電導率 σ1\sigma_1

第一組摻雜的淨受體濃度為

NA−ND=5×1015−8×1014=4.2×1015 cm−3N_A-N_D=5\times10^{15}-8\times10^{14} =4.2\times10^{15}\ \mathrm{cm}^{-3}

故

p1≈4.2×1015 cm−3p_1\approx4.2\times10^{15}\ \mathrm{cm}^{-3} n1≈(1.5×1010)24.2×1015=5.36×104 cm−3n_1\approx\frac{(1.5\times10^{10})^2}{4.2\times10^{15}} =5.36\times10^4\ \mathrm{cm}^{-3}

代入電導率公式：

σ1=q(n1μn+p1μp)=(1.6×10−19)[(5.36×104)(1350)+(4.2×1015)(480)]≈0.32256 S/cm\begin{aligned} \sigma_1 &=q(n_1\mu_n+p_1\mu_p)\\ &=(1.6\times10^{-19}) \left[(5.36\times10^4)(1350) +(4.2\times10^{15})(480)\right]\\ &\approx 0.32256\ \mathrm{S/cm} \end{aligned}
🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 二 題20 分

矽半導體能帶隙中適當的缺陷（trap）可提供作為電子與電洞對的產生與復合中心（generation-recombination center）。已知 pp 型矽之 p0=1×1015 cm−3p_0=1 \times 10^{15}\ \mathrm{cm}^{-3}，常溫下矽材料之 ni=1.5×1010 cm−3n_i=1.5 \times 10^{10}\ \mathrm{cm}^{-3}。

（一）當電子電洞濃度因外在因素被移除，使得 np≪ni2np \ll n_i^2 成立，此時該 trap 是扮演淨產生或是淨復合為主的變動角色？若少數載子之該機制相關壽命為 τ=3×10−6 s\tau=3 \times 10^{-6}\ \mathrm{s}，則在該機制下之淨變動速率為何？

（二）當電子電洞濃度因外在因素造成濃度增加，使得 np>ni2np>n_i^2，在低位準注入（low level injection）條件下，多數載子假設幾乎不變，p≈p0p\approx p_0，但少數載子增加，此時該 trap 是扮演淨產生或是淨復合為主的變動角色？在 n1=9n0n_1=9n_0 時之該機制淨變動速率為 x1x_1，在 n2=5n0n_2=5n_0 時為 x2x_2，求 x1/x2x_1/x_2。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

此題考查矽中能帶隙缺陷作為產生－復合中心時，淨變動方向如何由載子乘積 npnp 與平衡值 ni2n_i^2 判斷，以及低位準注入下淨復合速率對少數載子濃度的依賴。

以單一能階 trap 的 SRH（Shockley–Read–Hall）模型表示淨復合率：

U=np−ni2τp(n+n1)+τn(p+p1)U=\frac{np-n_i^2}{\tau_p(n+n_1)+\tau_n(p+p_1)}

其中 U>0U>0 表示淨復合，U<0U<0 表示淨產生。當 np<ni2np<n_i^2 時，載子淨產生；當 np>ni2np>n_i^2 時，載子淨復合。

（一）np≪ni2np\ll n_i^2 時

因為 npnp 遠小於 ni2n_i^2，分子為負，故 trap 扮演淨產生中心。在 pp 型材料中，少數載子是電子；題目給定該機制相關的少數載子壽命 τ\tau，低注入下淨產生速率的大小可寫為：

Gnet≈ni2−npτp0≈ni2τp0G_{\text{net}}\approx\frac{n_i^2-np}{\tau p_0} \approx\frac{n_i^2}{\tau p_0}

代入數值：

Gnet=(1.5×1010)2(3×10−6)(1×1015)=2.25×10203×109=7.5×1010 cm−3s−1G_{\text{net}} =\frac{(1.5\times10^{10})^2} {(3\times10^{-6})(1\times10^{15})} =\frac{2.25\times10^{20}}{3\times10^9} =7.5\times10^{10}\ \mathrm{cm^{-3}s^{-1}}

因此，淨產生速率為 7.5×1010 cm−3s−17.5\times10^{10}\ \mathrm{cm^{-3}s^{-1}}。若以淨復合率 UU 的正負號表示，則 U≈−7.5×1010 cm−3s−1U\approx-7.5\times10^{10}\ \mathrm{cm^{-3}s^{-1}}。

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 三 題20 分

PP-NN 二極體在 PP 區與 NN 區的摻雜濃度分別為 NAN_A 與 NDN_D。已知 NA=ND=2×1015 cm−3N_A=N_D=2 \times 10^{15}\ \mathrm{cm}^{-3}，常溫下矽之 ni=1.5×1010 cm−3n_i=1.5 \times 10^{10}\ \mathrm{cm}^{-3}，kT/q=0.0259 VkT/q=0.0259\ \mathrm{V}，介電常數（dielectric constant）為 11.711.7，ε0=8.85×10−14 F/cm\varepsilon_0=8.85 \times 10^{-14}\ \mathrm{F/cm}，q=1.6×10−19 Cq=1.6 \times 10^{-19}\ \mathrm{C}。

（一）求熱平衡下空乏區內之內建電場（built-in field）最大值為多少？

（二）當加上反偏壓使得空乏區內最大電場達 3×105 V/cm3 \times 10^5\ \mathrm{V/cm} 時，二極體出現累增崩潰（avalanche breakdown），求崩潰電壓 VBV_B 值約為多少？

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

此題考查突變接面 P-NP\text{-}N 二極體的內建電位、空乏區電場分布，以及臨界電場與崩潰電壓的關係。

熱平衡時的內建電位為

Vbi=kTqln⁡(NANDni2).V_{bi}=\frac{kT}{q}\ln\left(\frac{N_A N_D}{n_i^2}\right).

在突變接面空乏近似下，電場於空乏區呈三角形分布；對稱摻雜 NA=ND=NN_A=N_D=N 時，兩側空乏區寬度相同，最大電場滿足

Emax⁡=qNWεs,V=Emax⁡W2,E_{\max}=\frac{qNW}{\varepsilon_s}, \qquad V=\frac{E_{\max}W}{2},

其中 WW 是空乏區總寬度，εs=11.7ε0\varepsilon_s=11.7\varepsilon_0。

解題方法

先由摻雜濃度求熱平衡內建電位，再利用電場三角形的面積關係求內建電場最大值。反偏時，空乏區電位降為 Vbi+VRV_{bi}+V_R；在崩潰臨界電場下，由電荷與電位關係求總電位降，最後扣除 VbiV_{bi} 得到外加崩潰反向電壓。

介電常數為

εs=11.7(8.85×10−14)=1.03545×10−12 F/cm.\varepsilon_s=11.7(8.85\times10^{-14}) =1.03545\times10^{-12}\ \mathrm{F/cm}.

（一）熱平衡最大內建電場

內建電位為

Vbi=0.0259ln⁡((2×1015)2(1.5×1010)2)=0.0259ln⁡(1.7778×1010)≈0.6107 V.V_{bi}=0.0259\ln\left( \frac{(2\times10^{15})^2}{(1.5\times10^{10})^2} \right) =0.0259\ln(1.7778\times10^{10}) \approx 0.6107\ \mathrm{V}.

對稱接面兩側空乏區寬度相等。由空乏區電場三角形面積等於內建電位，

Vbi=Emax⁡W2,Emax⁡=qNWεs.V_{bi}=\frac{E_{\max}W}{2}, \qquad E_{\max}=\frac{qNW}{\varepsilon_s}.

消去 WW 得

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 四 題20 分

已知金屬與 nn 型矽接面形成蕭基位障二極體，利用反偏壓下的單位面積電容值 C′C' 變化可以萃取出元件的重要參數。

（一）請說明如何由 C′C' 的量測與分析求得內建電位障（built-in potential barrier）VbiV_{bi} 與 nn 型矽的摻雜濃度 NDN_D。

（二）aa 與 bb 兩元件在固定順偏壓下的蕭基位障高度（Schottky barrier height）分別為 ϕBa=0.5 V\phi_{Ba}=0.5\ \mathrm{V} 與 ϕBb=0.6 V\phi_{Bb}=0.6\ \mathrm{V}，假設其他參數均相同，kT/q=0.0259 VkT/q=0.0259\ \mathrm{V}，兩元件的電流比例 Ja/JbJ_a/J_b 為何？

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

蕭基二極體的金屬與半導體接面，在反向偏壓下形成空乏區。空乏區寬度會隨反向偏壓改變，因此量測單位面積接面電容 C′C'，可利用空乏區電容關係求得內建電位障 VbiV_{bi} 與半導體摻雜濃度 NDN_D。

對均勻摻雜的 nn 型矽，空乏區單位面積電容為

C′=εsW=qεsND2(Vbi+VR)C'=\frac{\varepsilon_s}{W} =\sqrt{\frac{q\varepsilon_sN_D}{2(V_{bi}+V_R)}}

其中 εs\varepsilon_s 為矽的介電常數，qq 為基本電荷，VRV_R 為反向偏壓，WW 為空乏區寬度。平方後取倒數，可得

1(C′)2=2(Vbi+VR)qεsND\frac{1}{(C')^2} =\frac{2(V_{bi}+V_R)}{q\varepsilon_sN_D}

這是隨 VRV_R 線性變化的關係。

解題方法

（一）量測不同反向偏壓下的 C′C'，將 1/(C′)21/(C')^2 對 VRV_R 作圖，並以直線擬合。令斜率為 mm、縱軸截距為 cc，則

m=2qεsNDm=\frac{2}{q\varepsilon_sN_D}

所以摻雜濃度為

ND=2qεsm\boxed{N_D=\frac{2}{q\varepsilon_s m}}

將直線外插至 1/(C′)2=01/(C')^2=0，其橫軸截距為 VR=−VbiV_R=-V_{bi}，因此

Vbi=−V截距\boxed{V_{bi}=-V_{\text{截距}}}

也可由斜率與縱軸截距求得 Vbi=c/mV_{bi}=c/m。若採用外加電壓的不同正負號慣例，作圖截距的符號會隨之改變；其物理意義仍是零偏壓下的內建電位障。

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

第 五 題20 分

金屬氧化層半導體 MOS 元件，已知半導體為 pp 型矽，摻雜濃度為 NA=2×1015 cm−3N_A=2 \times 10^{15}\ \mathrm{cm}^{-3}，金屬與半導體之功函數差（work function difference）ϕms=−0.8 V\phi_{ms}=-0.8\ \mathrm{V}，假設氧化層與矽介面存在固定電荷（fixed charge）Qf/q=2×1011 cm−2Q_f/q=2 \times 10^{11}\ \mathrm{cm}^{-2}，氧化層 SiO2SiO_2 厚度為 40 nm40\ \mathrm{nm}，SiO2SiO_2 介電常數為 3.93.9，Si 介電常數為 11.711.7，ε0=8.85×10−14 F/cm\varepsilon_0=8.85 \times 10^{-14}\ \mathrm{F/cm}，常溫下矽之 ni=1.5×1010 cm−3n_i=1.5 \times 10^{10}\ \mathrm{cm}^{-3}，kT/q=0.0259 VkT/q=0.0259\ \mathrm{V}，q=1.6×10−19 Cq=1.6 \times 10^{-19}\ \mathrm{C}。

（一）求元件之平能帶電壓（flat-band voltage）VFBV_{FB}。

（二）當偏壓至半導體表面呈現強反轉（strong inversion）時，元件進入臨限區（threshold region），元件偏壓為 VTHV_{TH}（threshold voltage）。令氧化層電容值為 CoxC_{ox}，在上述 VTHV_{TH} 下的元件整體高頻電容值為 C(VTH)C(V_{TH})，求電容值比例 C(VTH)/CoxC(V_{TH})/C_{ox}。

登入後即可作答並保存紀錄。

這一題的完整詳解

核心觀念

本題考查 MOS 電容的平能帶電壓、強反轉條件，以及高頻下氧化層電容與空乏層電容的串聯關係。

平能帶電壓為

VFB=ϕms−QfCox,V_{FB}=\phi_{ms}-\frac{Q_f}{C_{ox}},

其中 QfQ_f 為介面固定電荷面密度，CoxC_{ox} 為單位面積氧化層電容。

對 pp 型矽，費米位能大小為

ϕF=kTqln⁡(NAni).\phi_F=\frac{kT}{q}\ln\left(\frac{N_A}{n_i}\right).

強反轉時表面電位為 ψs=2ϕF\psi_s=2\phi_F。高頻下，反轉層載子無法跟隨小訊號變化，因此臨限時整體電容由 CoxC_{ox} 與最大空乏層電容 CdepC_{dep} 串聯而成：

C(VTH)Cox=CdepCox+Cdep.\frac{C(V_{TH})}{C_{ox}} =\frac{C_{dep}}{C_{ox}+C_{dep}}.

解題方法

先計算氧化層單位面積電容。氧化層厚度換算為

tox=40 nm=4.0×10−6 cm,t_{ox}=40\ \mathrm{nm}=4.0\times10^{-6}\ \mathrm{cm},

因此

Cox=ε0εoxtox=(8.85×10−14)(3.9)4.0×10−6=8.63×10−8 F/cm2.C_{ox} =\frac{\varepsilon_0\varepsilon_{ox}}{t_{ox}} =\frac{(8.85\times10^{-14})(3.9)}{4.0\times10^{-6}} =8.63\times10^{-8}\ \mathrm{F/cm^2}.

固定電荷面密度為

Qf=q(Qfq)=(1.6×10−19)(2×1011)=3.2×10−8 C/cm2.Q_f=q\left(\frac{Q_f}{q}\right) =(1.6\times10^{-19})(2\times10^{11}) =3.2\times10^{-8}\ \mathrm{C/cm^2}.

故

VFB=−0.8−3.2×10−88.63×10−8=−1.17 V.V_{FB} =-0.8-\frac{3.2\times10^{-8}}{8.63\times10^{-8}} =-1.17\ \mathrm{V}.

再求費米位能：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

其他考古題

電子工程《電子元件》其他年度

114113112111109