107 初等考試五等 電子工程 電子學大意 考古題詳解

核心觀念

1. 理想運算放大器（Ideal Op-Amp）特性：

• 開迴路增益無窮大（$A_{OL} \to \infty$）。
• 輸入阻抗無窮大（$R_{in} \to \infty$），故兩輸入端不吸取電流，即「虛斷路」（Virtual Open）：$i_+ = i_- = 0$。
• 輸出阻抗為零（$R_o = 0$）。

2. 負回授與虛接地（Virtual Ground）：

• 運算放大器透過回授電阻 $R_2$ 構成負回授，電路工作於線性區，使得反相輸入端與非反相輸入端電位相等，即「虛短路」（Virtual Short）：$v_- = v_+$。
• 非反相端（$+$）經由電阻 $R_3$ 接地，因 $i_+ = 0$，$R_3$ 兩端無壓降，故 $v_+ = 0\,\mathrm{V}$；由虛短路可知反相端電位亦為零（$v_- = 0\,\mathrm{V}$），形成「虛接地」。

3. 輸入阻抗（Input Impedance）定義：

• 電路的輸入阻抗 $R_i$ 定義為輸入電壓 $v_i$ 與輸入端吸取之電流 $i_i$ 的比值： $R_i = \frac{v_i}{i_i}$

解題方法

1. 求非反相端與反相端電位： 非反相輸入端（$+$）透過 $R_3$ 接地，因理想運算放大器的輸入電流 $i_+ = 0$： $v_+ = 0 - i_+ \times R_3 = 0\,\mathrm{V}$ 在負回授工作條件下，具備虛短路特性，反相端電位為： $v_- = v_+ = 0\,\mathrm{V}\quad\text{（虛接地）}$

2. 計算輸入電流 $i_i$： 信號源 $v_i$ 施加於電阻 $R_1$ 前端，電阻另一端連接至電位為 $0\,\mathrm{V}$ 的反相輸入端，故流入電路的輸入電流為： $i_i = \frac{v_i - v_-}{R_1} = \frac{v_i - 0}{R_1} = \frac{v_i}{R_1}$

3. 求得輸入阻抗 $R_i$： 將電流代入輸入阻抗公式： $R_i = \frac{v_i}{i_i} = R_1 = 2\,\mathrm{k\Omega}$

核心觀念

本題考查金氧半場效電晶體（MOSFET）的標準電路符號辨識，主要依據兩個關鍵結構特徵進行判斷：

1. 工作模式判斷（增強型 vs. 空乏型）：

• 增強型（Enhancement mode, E-MOSFET）：平時沒有預先形成的物理導電通道，必須施加足夠的閘極偏壓感應出反轉層才能導通。電路符號中以三段虛線（斷續線）​表示常態下未導通。
• 空乏型（Depletion mode, D-MOSFET）：元件內部已預先製造物理導電通道，在零閘極電壓下即具導電能力。電路符號中以一條連續的實線表示常態下通道存在。

2. 導電通道型態判斷（NMOS vs. PMOS）：

• 依據基底（Substrate/Bulk, B）與通道之間的 PN 接面順向偏壓方向判定（方向由 P 型指向 N 型）：
• NMOS：基底為 P 型、通道為 N 型，箭頭由基底指向通道（箭頭向內）。
• PMOS：基底為 N 型、通道為 P 型，箭頭由通道指向基底（箭頭向外）。

解題方法

觀察圖中 MOSFET 的符號特徵，採取兩步驟判別：

1. 步驟一：檢視通道線段特徵 汲極（D）與源極（S）之間的垂直通道線為「三段不連續的虛線（斷續線）」，代表無預設通道，屬於增強型（Enhancement mode）。
2. 步驟二：檢視基底箭頭方向

核心觀念

1. MOSFET 垂直疊層結構（Metal-Oxide-Semiconductor）： 場效電晶體（FET）的核心工作機制仰賴垂直方向的靜電場感應。其典型的截面結構由上至下依序為：

• 閘極電極（Gate Electrode）：高導電率材料（金屬或重摻雜多晶矽 polysilicon）。
• 閘極氧化層（Gate Oxide）：極薄之介電絕緣材料（通常為二氧化矽 $\mathrm{SiO_2}$），具備極高電阻率以隔絕直流電流（使閘極電流 $I_G \approx 0$），並承受電場以在下方感應出導電通道。
• 半導體基底／通道區（Semiconductor Substrate / Channel）：單晶矽（Si），提供載子傳輸的通道。

2. 題組多餘資訊判讀： 題幹中給定之臨界電壓絕對值 $\lvert V_{\mathrm{th}}\rvert=0.5\,\mathrm{V}$ 與各端子偏壓（$V_{D1}=2\,\mathrm{V}$、$V_{D2}=-2\,\mathrm{V}$、$V_D=2\,\mathrm{V}$、$V_E=-2\,\mathrm{V}$）屬於該題組後續題目的運算條件（用於判斷導通型態、通道感應或操作區域）。本題僅聚焦於物理截面各層材料功能的幾何位置判定。

解題方法

1. 定位控制電極與通道界面： 在矽場效電晶體（Si FET）的製造工藝中，控制通道開關的核心在於閘極結構。由剖面疊層觀察，垂直結構必然包含「導電閘極」、「絕緣介電層」與「底層矽半導體」。
2. 比對各層功能與位置：

• 最上方（A 層）為連接閘極引線之導電層。

核心觀念

本題的核心觀念為差動放大器（Differential Amplifier）的增益定義與分貝（$\mathrm{dB}$）換算。

1. 差模輸入電壓（$v_d$）與共模輸入電壓（$v_c$）的定義： 設非反相輸入端電壓為 $V_2$、反相輸入端電壓為 $V_1$：

• 差模輸入電壓：$v_d = V_2 - V_1$
• 共模輸入電壓：$v_c = \frac{V_2 + V_1}{2}$ 由此可推導輸入端電壓的線性合成表示式： $V_2 = v_c + \frac{v_d}{2}$ $V_1 = v_c - \frac{v_d}{2}$

2. 輸出電壓與增益的標準表示式： 輸出電壓 $V_3$ 可由差模增益（Differential Gain, $A_d$）與共模增益（Common-Mode Gain, $A_{cm}$）線性疊加表示： $V_3 = A_d v_d + A_{cm} v_c$

3. 電壓增益的分貝（$\mathrm{dB}$）定義： 電壓增益轉換為分貝值的公式為： $A_{(\mathrm{dB})} = 20 \log_{10}(|A|)$

4. 題意名詞辨析（命題爭議點說明）： 本題中文題幹寫為「共模電壓增益」，但其後括號之英文專業術語標示為「(differential gain)」（即差模增益）。依官方公告標準答案為 (D) $60\,\mathrm{dB}$ 反推，官方計分標準完全以括號內之英文名詞 differential gain（差模增益） 作為計算標的。

解題方法

1. 代入輸入端電壓轉換關係式： 已知轉移方程式為： $V_3 = 1002V_2 - 998V_1$ 將 $V_2 = v_c + \frac{v_d}{2}$ 與 $V_1 = v_c - \frac{v_d}{2}$ 代入上式： $V_3 = 1002\left(v_c + \frac{v_d}{2}\right) - 998\left(v_c - \frac{v_d}{2}\right)$

2. 整理並分離差模與共模項： 展開後合併同類項： $V_3 = (1002 - 998)v_c + \left(\frac{1002 + 998}{2}\right)v_d$ $V_3 = 4v_c + 1000v_d$

3. 求出差模增益 $A_d$ 與共模增益 $A_{cm}$： 比對標準式 $V_3 = A_d v_d + A_{cm} v_c$：

核心觀念

本題旨在考驗互補式金氧半場效電晶體反相器（CMOS Inverter）​之基本結構、電壓轉移特性（VTC）以及大型交變信號的整形與反相行為。其關鍵理論與公式如下：

1. 電路拓撲：

• 上臂為 P 通道 MOSFET（$Q_P$），源極接電源 $V_{DD} = 5\,\mathrm{V}$。
• 下臂為 N 通道 MOSFET（$Q_N$），源極接接地端（$0\,\mathrm{V}$）。
• 兩者閘極相連作為輸入端 $v_i$，汲極相連作為輸出端 $v_o$。

2. 對稱 CMOS 反相器轉態門檻電壓（Switching Threshold, $V_M$）： 當輸入電壓使 $Q_N$ 與 $Q_P$ 同時工作於飽和區（Saturation Region）且電流平衡時，轉態電壓公式為： $V_M = \frac{V_{DD} - |V_{tp}| + \sqrt{\frac{k_n}{k_p}} V_{tn}}{1 + \sqrt{\frac{k_n}{k_p}}}$ 題目給定兩者幾何與製程參數完全對稱，即 $k_n = \mu_n C_{\mathrm{ox}}(W/L)_n = \mu_p C_{\mathrm{ox}}(W/L)_p = k_p$，且臨界電壓絕對值 $V_{tn} = |V_{tp}| = 0.5\,\mathrm{V}$，故其反轉電壓精確位於正中央： $V_M = \frac{V_{DD}}{2} = \frac{5\,\mathrm{V}}{2} = 2.5\,\mathrm{V}$

3. 滿擺幅（Rail-to-Rail）輸出特性： CMOS 反相器在靜態時具有極高的輸入阻抗，無直流負載電流（$I_D = 0$）。當電晶體導通且無電流流過時，其汲極與源極間的電壓降 $V_{DS} = 0$，因此：

• 邏輯高電位輸出：$V_{OH} = V_{DD} = 5\,\mathrm{V}$
• 邏輯低電位輸出：$V_{OL} = 0\,\mathrm{V}$ 電路具備完整的全擺幅（滿擺幅），不存在因臨界電壓造成的高電位衰減（無 $V_{\mathrm{th}}$ drop）。

解題方法

考卷原圖若因掃描解析度導致波形微觀細節不易判讀，依公職考試命題慣例，輸入 $v_i$ 為擺動於 $0\,\mathrm{V}$ 至 $5\,\mathrm{V}$ 之間（以 $2.5\,\mathrm{V}$ 為對稱中心）的週期性連續信號（如對稱正弦波或三角波）。分析步驟如下：

1. 工作區間劃分與邏輯位準判斷：

• 當 $v_i < 2.5\,\mathrm{V}$（低輸入半週，特別是 $v_i < 0.5\,\mathrm{V}$ 時）： $Q_N$ 截止（OFF），$Q_P$ 強烈導通至三極體區（Triode Region），輸出端經由 $Q_P$ 連接至電源端，故： $v_o = V_{DD} = 5\,\mathrm{V}$
• 當 $v_i > 2.5\,\mathrm{V}$（高輸入半週，特別是 $v_i > 4.5\,\mathrm{V}$ 時）： $Q_P$ 截止（OFF），$Q_N$ 強烈導通至三極體區，輸出端經由 $Q_N$ 連接至地端，故： $v_o = 0\,\mathrm{V}$

2. 波形整形與邊緣過渡： 在 $v_i \approx 2.5\,\mathrm{V}$ 附近，$Q_N$ 與 $Q_P$ 均進入飽和區，轉折區的小信號電壓增益

核心觀念

本題主要測驗雙極性接面電晶體（BJT）在數位脈波切換電路中的工作區間判定與集極電流特性，並結合含負載電容 $C_L$ 的電路行為分析：

1. BJT 工作狀態與集極電流 $I_C$ 關係：

• 截止區（Cutoff Mode）：基-射極接面（EBJ）與基-集極接面（CBJ）皆反向偏壓（或 $V_{BE} < V_{BE(\text{on})} \approx 0.7\,\mathrm{V}$）。此時基極無驅動電流（$I_B \approx 0$），集極電流降至微小的逆向漏電流，視為斷路： $I_C \approx 0$
• 順向主動區（Forward-Active Mode）：EBJ 順偏（$V_{BE} \approx 0.7\,\mathrm{V}$）、CBJ 反偏，集極電流由基極電流放大控制： $I_C = \beta I_B$
• 飽和區（Saturation Mode）：EBJ 與 CBJ 皆順偏，$V_{CE} = V_{CE(\text{sat})} \approx 0.2\,\mathrm{V}$，集極電流由外接偏壓與電阻決定（$I_C < \beta I_B$），處於較大的導通電流狀態。

2. 差動/開關輸入控制（Current Steering）： 在雙電晶體開關或差動架構中，集極電流受輸入端電壓準位控制。當輸入端電壓 $V_{I1}$ 處於高電位且高於射極參考電位時，$Q_1$ 導通導流；反之，當 $V_{I1}$ 下降至低電位（或相對低於另一路輸入電壓 $V_{I2}$）時，$Q_1$ 的 EBJ 逆偏或截止，使工作電流轉向另一電晶體，導致 $Q_1$ 的集極電流急遽降至最低。
3. 電容 $C_L$ 之暫態與穩態特性： 電容電流關係式為 $i(t) = C_L \frac{dv(t)}{dt}$。在脈波切換初期（如 $0$、$t_1$、$t_2$ 附近）有顯著的充放電暫態大電流；當時間歷經充放電過程抵達週期末端 $t=T$ 時，電路已趨近穩態，暫態充電電流衰減殆盡。

解題方法

依題意，輸入端訊號 $V_{I1}$ 與 $V_{I2}$ 為週期為 $T$ 的切換脈波，電路包含電阻 $R_1=R_2=1\,\mathrm{k\Omega}$、$R_3=R_4=100\,\Omega$、電容 $C_L=5\,\mu\mathrm{F}$，以及共射極／差動開關組態之電晶體 $Q_1$、$Q_2$。

1. 分析電晶體 $Q_1$ 的集極電流大小依據： $Q_1$ 的集極電流 $I_{C1}$ 取決於基極輸入訊號 $V_{I1}$ 是否提供足夠的正向偏壓使 $Q_1$ 導通：

• 當 $V_{I1}$ 為高準位（High）時，EBJ 獲得順向偏壓（$V_{BE1} \ge 0.7\,\mathrm{V}$），$Q_1$ 導通，集極流過毫安培（$\mathrm{mA}$）等級之工作電流： $I_{C1} \approx \frac{V_{I1} - V_{BE1}}{R_E + \frac{R_B}{1+\beta}} > 0$

核心觀念

本題考查 PN 接面二極體（PN Junction Diode） 處於「順向偏壓（Forward Bias）」狀態下的兩個基本物理特性：

1. 外加偏壓條件：

• 順向偏壓必須使陽極（P 端）電位高於陰極（N 端）電位，即 $V_P > V_N$。換言之，P 端需加相對正電壓，N 端需加相對負電壓。

2. 內部載子運動與電流流向：

• 電子流（Electron Flow）：N 區的多數載子為自由電子。順向偏壓時，外加電場降低內建電位障壁，N 區電子受 N 端相對負電位推斥，跨越接面擴散流入 P 區，因此二極體內部電子流方向為 $N \to P$。
• 傳統電流（Conventional Current）：電機電子學中未特別聲明時，「電流」皆指正電荷流動之傳統電流方向，其方向與電子流相反，在內部是由高電位流向低電位，即二極體內部電流方向為 $P \to N$。

解題方法

解題分為兩步判定：

1. 第一步：由「順向導通」判斷電壓極性

• 順向條件為陽極電位高於陰極電位（$V_P > V_N$），因此必為「在 N 端加相對負電壓」（或 P 端加相對正電壓）。
• 依此原則，可直接排除 (A) 與 (C)。

2. 第二步：由「電子」與「電流」分辨流向

• 題目選項分別涉及「電子」與「電流」的流向：
• 電子（帶負電）：在內部由 $N$ 端流向 $P$ 端。
• 電流（傳統電流）：在內部由 $P$ 端流向 $N$ 端。

核心觀念

1. 雙極性接面電晶體（BJT）工作區間判別：

• 主動區（Active Mode）：基射極接面（EBJ）順偏、基集極接面（CBJ）逆偏。此時集極電流與基極電流成正比，滿足線性放大關係： $I_C = \beta I_B$
• 飽和區（Saturation Mode）：基射極接面（EBJ）順偏、基集極接面（CBJ）亦為順偏。集射極間的電壓降至飽和電壓 $V_{CE(sat)}$（題目給定為 $0.3\,\mathrm{V}$），基射極順偏電壓為 $V_{BE(sat)} = 0.8\,\mathrm{V}$。

2. 強制電流增益（Forced Beta, $\beta_{forced}$）： 當電晶體被外加電路驅動至飽和區時，集極電流由外部負載與電源決定，無法隨基極電流增加而無限上升，此時集極電流對基極電流的比值稱為強制電流增益 $\beta_{forced}$，其值必然小於主動區的電流增益 $\beta$： $\beta_{forced} = \left(\frac{I_C}{I_B}\right)_{sat} < \beta$

解題方法

本題原卷圖形為典型的 NPN 電晶體共射極反相開關電路（射極接地，基極串接電阻 $R_B$ 接至輸入偏壓 $V_{in}$，集極串接電阻 $R_C$ 接至直流電源 $V_{CC}$）；文字題幹缺少圖中所標註的電源電壓與電阻數值，但由官方公告答案為 (A) 可知，原圖數值已使電晶體進入深度飽和狀態。

完整求解步驟如下：

1. 分析輸入（基極）迴路： 由克希荷夫電壓定律（KVL），基極電流為輸入電壓扣除基射極順偏壓降後，流經基極電阻的電流： $I_B = \frac{V_{in} - V_{BE}}{R_B} = \frac{V_{in} - 0.8\,\mathrm{V}}{R_B}$

2. 分析輸出（集極）迴路： 當電晶體操作於飽和區時，集極對射極電壓被鉗位在飽和電壓 $V_{CE(sat)} = 0.3\,\mathrm{V}$。此時集極電流由集極外部迴路決定： $I_C = I_{C(sat)} = \frac{V_{CC} - V_{CE(sat)}}{R_C} = \frac{V_{CC} - 0.3\,\mathrm{V}}{R_C}$

3. 計算電流比值 $I_C / I_B$： 將兩式相除，即得該電路之強制電流增益：

核心觀念

1. 運算放大器（OP AMP）之迴轉率（Slew Rate, SR）： 迴轉率定義為運算放大器輸出電壓隨時間變化的最大變化率，代表放大器處理大訊號暫態響應時的極限能力： $SR = \left| \frac{dv_o(t)}{dt} \right|_{max}$ 若輸入訊號要求輸出的電壓變化率超過此極限，輸出波形將產生迴轉率失真（斜率受限）。

2. 對稱三角波之斜率與頻率關係： 週期為 $T$、頻率為 $f = \frac{1}{T}$、峰對峰值電壓為 $V_{p-p}$ 的對稱三角波，其輸出電壓在半個週期（$\Delta t = \frac{T}{2}$）內由波谷上升至波峰（電壓變化量 $\Delta V = V_{p-p}$）。因此，三角波上升（與下降）區間的電壓變化斜率為定值： $\left| \frac{dv_o(t)}{dt} \right| = \frac{\Delta V}{\Delta t} = \frac{V_{p-p}}{T/2} = 2 f V_{p-p}$

3. 大訊號頻寬限制 vs. 小訊號頻寬限制： 輸出電壓擺幅達到數伏特以上時，屬於大訊號操作（large-signal operation），操作頻率主要受限於迴轉率 $SR$（大訊號限制），而非單增益頻寬 $f_t$（小訊號限制）。欲使輸出維持不失真的三角波，輸出斜率必須小於或等於迴轉率： $2 f V_{p-p} \le SR \implies f_{max} = \frac{SR}{2 V_{p-p}}$

解題方法

1. 提取已知條件：

• 運算放大器輸出上下限：$\pm10\,\mathrm{V}$
• 迴轉率：$SR = 1\,\mathrm{V/\mu s} = 10^6\,\mathrm{V/s}$
• 單增益頻寬：$f_t = 1\,\mathrm{MHz}$
• 輸出三角波之峰對峰值電壓：依題意附圖標示，三角波峰對峰值為 $V_{p-p} = 10\,\mathrm{V}$（例如輸出電壓擺幅介於 $-5\,\mathrm{V}$ 至 $+5\,\mathrm{V}$，或 $0\,\mathrm{V}$ 至 $10\,\mathrm{V}$）。

2. 計算迴轉率所限制的最大頻率： 三角波上升段的斜率不得超過迴轉率 $SR$： $\frac{V_{p-p}}{T/2} \le SR$ 以頻率 $f = \frac{1}{T}$ 改寫： $2 f V_{p-p} \le SR$ 代入數值： $2 \times f \times 10\,\mathrm{V} \le 10^6\,\mathrm{V/s}$ $20 f \le 10^6$ 解得最大操作頻率： $f_{max} = \frac{10^6}{20} = 50{,}000\,\mathrm{Hz} = 50\,\mathrm{kHz}$

核心觀念

矽二極體的逆向飽和電流 $I_o$ 會隨溫度升高而快速增加。常用近似規則是：溫度每升高 $10^\circ\mathrm{C}$，飽和電流約增為原來的 2 倍。本題考的是依此規則計算溫度改變後的飽和電流。

解題方法

溫度由 $25^\circ\mathrm{C}$ 升至 $55^\circ\mathrm{C}$，升高：

相當於 3 個 $10^\circ\mathrm{C}$，因此飽和電流增加為原來的 $2^3=8$ 倍：

選項分析

核心觀念

本題考查雙極性接面電晶體（BJT）對稱型差動放大器（Differential Amplifier）的交流小訊號差動增益（Differential Gain）計算。

1. 基本參數關係：

• 轉導（Transconductance）：$g_m = \dfrac{\alpha}{r_e} \approx \dfrac{1}{r_e}$
• 基極內電阻與射極內電阻關係：$r_\pi = (1+\beta)r_e \approx \beta r_e$
• 交流小訊號集極電流與射極電流關係：$i_c = \alpha i_e \approx i_e$（在未特別指定 $\alpha$ 小於 1 時，通常視為 $\alpha \approx 1$）

2. 差動輸入與差動輸出定義：

• 差動輸入電壓：$v_{id} = v_{b1} - v_{b2}$
• 雙端差動輸出電壓（Double-ended Output）：$v_{od} = v_{c1} - v_{c2}$（或定義為 $v_{c2} - v_{c1}$，大小相同、極性互反）
• 差動增益公式定義：$A_d = \dfrac{v_{od}}{v_{id}}$

解題方法

方法一：差動小訊號迴路電流法（最直觀）

1. 射極迴路交流差動分析： 兩電晶體 $Q_1$ 與 $Q_2$ 的射極互相接合。當基極施加純差動小訊號電壓 $v_{id} = v_{b1} - v_{b2}$ 時，自基極 1 經 $r_{e1}$、射極連接點，再經 $r_{e2}$ 到達基極 2，整個輸入迴路串聯的等效射極交流內電阻為： $r_{in(e)} = r_{e1} + r_{e2} = 2r_e$

2. 計算交流差動電流： 流過射極迴路的信號電流為： $i_e = \frac{v_{id}}{2r_e}$ 依小訊號電晶體特性，集極電流為： $i_{c1} \approx i_e = \frac{v_{id}}{2r_e}$ $i_{c2} \approx -i_e = -\frac{v_{id}}{2r_e}$

3. 計算雙端差動輸出電壓 $v_{od}$： 兩集極分別接有集極負載電阻 $R_C$，其集極對交流地的輸出電壓為： $v_{c1} = -i_{c1} R_C = -\frac{R_C}{2r_e} v_{id}$ $v_{c2} = -i_{c2} R_C = +\frac{R_C}{2r_e} v_{id}$ 雙端輸出電壓 $v_{od}$ 為兩集極電壓差值： $v_{od} = v_{c2} - v_{c1} = \left[ \frac{R_C}{2r_e} - \left(-\frac{R_C}{2r_e}\right) \right] v_{id} = \frac{R_C}{r_e} v_{id}$

4. 求得差動增益 $A_d$： $A_d = \frac{v_{od}}{v_{id}} = \frac{R_C}{r_e}$

方法二：差動半電路分析法（Half-Circuit Analysis）

1. 建立半電路模型： 在對稱差動對輸入端施加對稱差動訊號： $v_{b1} = +\frac{v_{id}}{2}, \quad v_{b2} = -\frac{v_{id}}{2}$

核心觀念

史密特觸發電路（Schmitt trigger）是一種具有遲滯現象的比較電路。輸入電壓上升或下降時，電路會在不同的門檻電壓切換輸出狀態，因此具有良好的抗雜訊能力。其輸出在高、低電位間快速切換，形成方波。

解題方法

辨認電路的功能即可：史密特觸發器將輸入訊號與上下門檻比較，當輸入跨越門檻時，輸出由高電位跳至低電位，或由低電位跳至高電位。若輸入是緩慢變化的訊號，輸出仍會在兩種狀態間切換，因此其典型輸出波形為方波。

選項分析

核心觀念

半波整流器只讓弦波的正半週通過負載，輸出波形是峰值為 $V_{o(p)}$ 的半波正弦波。其有效值與峰值的關係為

理想二極體導通時，負載電流峰值依歐姆定律計算：

解題方法

由題目給定的輸出有效值，先換算輸出峰值：

再代入負載電阻 $R_L=2\,\mathrm{k\Omega}$：

因此選項 D 符合計算結果。

選項分析

核心觀念

1. 雙齊納二極體（Zener Diode）雙向截波電路：

• 順偏特性：題目設定順偏時可視為理想二極體，導通壓降為 $0\,\mathrm{V}$。
• 反偏特性：反向電壓未達崩潰電壓前為開路；達到崩潰電壓 $V_Z$ 時發生崩潰，端電壓維持在穩定的崩潰電壓 $V_Z$。
• 背對背（串聯反向）組合動作：
• 當輸入電壓為正（$v_i > 0$）且使輸出達到截波準位時：$D_2$ 承受反向偏壓而崩潰（維持 $V_{Z2} = 4\,\mathrm{V}$），$D_1$ 承受順向偏壓導通（壓降為 $0\,\mathrm{V}$），輸出被箝位在正截波電壓 $v_o = +V_{Z2} = +4\,\mathrm{V}$。
• 當輸入電壓為負（$v_i < 0$）且使輸出達到截波準位時：$D_1$ 承受反向偏壓而崩潰（維持 $V_{Z1} = 6\,\mathrm{V}$），$D_2$ 承受順向偏壓導通（壓降為 $0\,\mathrm{V}$），輸出被箝位在負截波電壓 $v_o = -V_{Z1} = -6\,\mathrm{V}$。

2. 輸入信號幾何特性：

• 輸入信號 $v_i(t)$ 為對稱三角波，正峰值為 $+8\,\mathrm{V}$，負峰值為 $-8\,\mathrm{V}$，週期 $T = 8$（時間軸刻度 $0, 2, 4, 6, 8$）。

3. 週期信號平均值（直流值 $V_{\mathrm{dc}}$）定義： $V_{o(\text{avg})} = \frac{1}{T} \int_0^T v_o(t) \, \mathrm{dt} = \frac{\text{一個週期內波形所圍之代數面積}}{T}$

解題方法

步驟一：確定正、負半週之截波準位

• 正半週（$v_i(t) > 0$）： 電流由輸出端經二極體流向接地端。此時二極體 $D_2$ 反偏、二極體 $D_1$ 順偏。當輸入電壓上升至 $v_i(t) \ge V_{Z2} = 4\,\mathrm{V}$ 時，$D_2$ 進入崩潰區，輸出端電壓被限制在： $V_{o,\max} = +V_{Z2} = +4\,\mathrm{V}$
• 負半週（$v_i(t) < 0$）： 電流由接地端經二極體流向輸出端。此時二極體 $D_1$ 反偏、二極體 $D_2$ 順偏。當輸入電壓負向絕對值達到 $|v_i(t)| \ge V_{Z1} = 6\,\mathrm{V}$（即 $v_i(t) \le -6\,\mathrm{V}$）時，$D_1$ 進入崩潰區，輸出端電壓被限制在： $V_{o,\min} = -V_{Z1} = -6\,\mathrm{V}$

步驟二：計算各半週波形之代數面積

輸入三角波於 $t = 0 \sim 2$ 由 $0\,\mathrm{V}$ 上升至 $+8\,\mathrm{V}$，斜率量值為 $\frac{8\,\mathrm{V}}{2} = 4\,\mathrm{V/s}$。各區間的幾何面積可採用梯形公式計算：

1. 正半週面積（$t = 0 \sim 4$）：

• 當 $v_i(t) = 4\,\mathrm{V}$ 時，對應時間為 $t_1 = \frac{4}{4} = 1$ 與 $t_2 = 4 - 1 = 3$。
• 在 $t = 1 \sim 3$ 期間，波形被削平成 $+4\,\mathrm{V}$，輸出波形為正向梯形：
• 下底 $= 4 - 0 = 4$
• 上底 $= 3 - 1 = 2$
• 高 $= +4\,\mathrm{V}$
• 正半週面積 $A_+$ 為： $A_+ = \frac{(4 + 2) \times 4}{2} = 12\,\mathrm{V\cdot s}$

2. 負半週面積（$t = 4 \sim 8$）：

• 當 $v_i(t) = -6\,\mathrm{V}$ 時，由斜率可得下降至 $-6\,\mathrm{V}$ 的時間差為 $\frac{6}{4} = 1.5$。

核心觀念

本題旨在考查階梯型半波倍壓電路（Cockcroft-Walton 半波三倍壓電路）於穩態下的工作原理與各電容器端電壓之分佈特性。涉及之核心理論與公式如下：

1. 輸入信號定義：設理想變壓器次級圈輸出之弦波交流電壓為 $v_s(t) = V_m \sin(\omega t)$，其中 $V_m$ 為交流輸入電壓之峰值（Peak Voltage）。
2. 半波倍壓電路穩態電壓分佈：

• 第一個連接於交流電源側之電容器 $C_1$，在負半週時透過二極體 $D_1$ 充電至輸入峰值： $V_{C1} = V_m$
• 隨後各級之電容器（$C_2$、$C_3$ 等）在後續半週中，由前一級電容與電源疊加充能，其跨接之穩態直流電壓皆為兩倍峰值： $V_{C2} = 2V_m$ $V_{C3} = 2V_m$

3. 電壓疊加關係：電路總輸出或特定路徑電壓和，為相關串聯電容器之穩態跨壓代數和。

解題方法

一、官方命題之推導與計算

依本題官方公布標準答案 (C) 之命題思維，在國家考試命題慣例中，將倍壓電路穩定狀態下各主要電容器之端電壓均視為相同之倍壓額定值：

1. 題目給定穩態下電容器 $C_2$ 之跨壓為： $V_{C2} = 20\,\mathrm{V}$
2. 命題認定穩態下倍壓電路中之各電容跨壓均已達倍壓水準，即令 $V_{C1} = 20\,\mathrm{V}$ 且 $V_{C3} = 20\,\mathrm{V}$（或命題者原意欲求同處於倍壓輸出級之電容電壓和 $V_{C2} + V_{C3}$）。
3. 計算電容器 $C_1$ 與 $C_3$ 所跨電壓之和： $V_{C1} + V_{C3} = 20\,\mathrm{V} + 20\,\mathrm{V} = 40\,\mathrm{V}$ 因此求得答案為 $40\,\mathrm{V}$。

二、學理嚴謹推導與爭議點分析

依標準電子學理論進行嚴謹推導，工作過程與爭議點如下：

1. 各電容穩態電壓：

• 負半週時，$D_1$ 導通，$C_1$ 充電至輸入峰值 $V_m$，即 $V_{C1} = V_m$。
• 正半週時，$D_2$ 導通，電源與 $C_1$ 串聯對 $C_2$ 充電，得 $V_{C2} = 2V_m$。
• 已知 $V_{C2} = 20\,\mathrm{V}$，得輸入電壓峰值： $V_m = \frac{V_{C2}}{2} = \frac{20\,\mathrm{V}}{2} = 10\,\mathrm{V}$
• 次一負半週時，$D_3$ 導通，$C_2$ 對 $C_3$ 充電，使其跨壓達到 $V_{C3} = 2V_m = 20\,\mathrm{V}$。

2. 學理計算結果： $V_{C1} + V_{C3} = V_m + 2V_m = 10\,\mathrm{V} + 20\,\mathrm{V} = 30\,\mathrm{V}$
3. 爭議點點評： 學理推導之精確值為 $30\,\mathrm{V}$（對應選項 B）。

核心觀念

1. 理想箝位電路（Clamping Circuit）特性：

• 箝位電路為波形平移電路，主要功能在於改變交流信號的直流準位，而不改變交流信號的波形形狀與峰對峰值（Peak-to-Peak Voltage, $V_{pp}$）。
• 輸出信號的峰對峰值必等於輸入信號的峰對峰值： $V_{o,pp} = V_{i,pp} = A - B$

2. 輸入信號規格：

• 輸入電壓為 $v_i(t) = 8\sin(\omega t)\,\mathrm{V}$，正峰值為 $+8\,\mathrm{V}$、負峰值為 $-8\,\mathrm{V}$，其峰對峰值為： $V_{i,pp} = 8 - (-8) = 16\,\mathrm{V}$

3. 電路組態判讀：

• 本題電路為輸入端串聯電容 $C$，輸出端並聯「二極體與 $+4\,\mathrm{V}$ 直流偏壓源」支路。
• 二極體陽極接輸出端、陰極接 $+4\,\mathrm{V}$ 直流電壓源正極，構成負箝位（向下箝位）電路，輸出信號的正峰值被限制在 $+4\,\mathrm{V}$。

解題方法

1. 求輸入電壓之峰對峰值： $v_{i,\max} = +8\,\mathrm{V}, \quad v_{i,\min} = -8\,\mathrm{V}$ $V_{pp} = v_{i,\max} - v_{i,\min} = 8 - (-8) = 16\,\mathrm{V}$

2. 分析電路動作與電容穩態充電電壓：

• 當輸入信號 $v_i(t)$ 達到正半週最大值 $+8\,\mathrm{V}$ 時，二極體順向導通，輸出電壓被箝定在參考電壓： $v_o(t) = 4\,\mathrm{V}$
• 此時電容 $C$ 充至最大電壓 $V_C$（極性為左正右負）： $V_C = v_{i,\max} - v_o = 8\,\mathrm{V} - 4\,\mathrm{V} = 4\,\mathrm{V}$

3. 推導輸出電壓方程式：

• 電容充電完成後，二極體逆向截止，電容維持 $V_C = 4\,\mathrm{V}$ 的恆定電壓，輸出電壓方程式為： $v_o(t) = v_i(t) - V_C = 8\sin(\omega t) - 4\,\mathrm{V}$

4. 計算輸出極值 $A$、$B$ 及所求 $A+B$：

• 輸出最大值 $A$（當 $\sin(\omega t) = 1$ 時）：

核心觀念

本題旨在測驗「二極體半波整流電容濾波電路」（Half-Wave Rectifier with Capacitor Filter）的輸出漣波電壓計算。

1. 二極體整流與電容充電： 電路由交流信號源 $v_s$、理想二極體 $D$、濾波電容 $C$ 與負載電阻 $R_L$ 並聯組成。在正半周且二極體順向偏壓導通時，電源對電容快速充電至輸入電壓的峰值 $V_m$（因理想二極體順向壓降 $V_D = 0\,\mathrm{V}$）。
2. 電容放電與漣波產生： 當輸入電壓由峰值下降時，二極體逆向偏壓而截止，電容改由負載電阻 $R_L$ 提供放電電流。放電時間約為一個交流信號週期 $T = \frac{1}{f}$。
3. 漣波電壓（Ripple Voltage, $V_r$ 或 $V_{r(p-p)}$）近似公式： 在放電時間常數遠大於交流週期（$R_L C \gg T$）的工程合理近似下，電容的放電量 $\Delta Q \approx I_{dc} T = \frac{I_{dc}}{f}$，輸出峰對峰漣波電壓為： $V_r = \frac{I_{dc}}{f C} \approx \frac{V_m}{f R_L C}$ 其中：

• $V_m$：輸入交流電壓之峰值（Peak Voltage）
• $f$：電源頻率（台灣電力系統標準慣例為 $60\,\mathrm{Hz}$）
• $R_L$：負載電阻
• $C$：濾波電容

解題方法

題目圖中電路為標準半波整流電容濾波電路，交流電源有效值 $V_{rms} = 4\,\mathrm{V}$（頻率 $f = 60\,\mathrm{Hz}$），濾波電路之乘積參數滿足 $f R_L C = 3$（例如 $R_L = 1\,\mathrm{k\Omega}$、$C = 50\,\mu\mathrm{F}$，則 $f R_L C = 60 \times 1000 \times 50 \times 10^{-6} = 3$）。