107 高普考普通考試 電信工程 電子學概要 考古題詳解

核心觀念

本題考查二極體電路的分段線性分析（Piecewise Linear Analysis）​與轉折點（Breakpoints）判斷，運用以下核心理論與公式：

1. 二極體恆壓降模型（Constant-Voltage-Drop Model）：

• 導通（ON）：二極體兩端順向偏壓達到導通電壓 $V_{D,\mathrm{on}} = 0.7\ \mathrm{V}$，等效為 $0.7\ \mathrm{V}$ 之直流電壓源（內阻為 $0\ \Omega$）。
• 截止（OFF）：二極體兩端電壓未達 $0.7\ \mathrm{V}$，等效為開路（Open Circuit），通過電流 $i_D = 0$。

2. 歐姆定律與節點分析：

• 設輸入端與並聯二極體支路之間的共用節點為 $V_x$。
• 流經電阻 $R_1$ 之電流 $i$（方向由輸入端 $V_i$ 流向節點 $V_x$）為： $i = \frac{V_i - V_x}{R_1}$

3. 轉折點（Breakpoint）定義：

• 電路特性由一個線性區間轉換至另一個線性區間的臨界點。此時二極體處於「臨界導通狀態」（$i_D = 0$ 且 $V_D = V_{D,\mathrm{on}} = 0.7\ \mathrm{V}$），流經電阻的電流 $i = 0\ \mathrm{mA}$。

解題方法

1. 電路架構與元件定義

依原卷電路圖所示，電路架構如下：

• 輸入電壓源 $V_i$ 串聯電阻 $R_1 = 1\ \mathrm{k}\Omega$ 連接至節點 $V_x$。
• 節點 $V_x$ 並聯兩條支路至接地端：
• 支路 1：二極體 $D_1$（陽極接 $V_x$）串聯直流偏壓源 $V_{B1} = 2\ \mathrm{V}$（正極接 $D_1$ 陰極、負極接地）。
• 支路 2：二極體 $D_2$（陰極接 $V_x$）串聯直流偏壓源 $V_{B2} = 1\ \mathrm{V}$（正極接 $D_2$ 陽極、負極接地）。
• 流經電阻 $R_1$ 之電流 $i$ 定義為由 $V_i$ 流入節點 $V_x$。

2. 各區間狀態分析

區間一：$D_1$ 導通、$D_2$ 截止（高電壓區）

• 導通條件：節點電壓 $V_x$ 欲升至高於 $V_{B1} + V_{D,\mathrm{on}}$。 $V_x = V_{B1} + V_{D,\mathrm{on}} = 2\ \mathrm{V} + 0.7\ \mathrm{V} = 2.7\ \mathrm{V}$
• 此時 $D_1$ 導通並將節點箝位（Clamp）於 $2.7\ \mathrm{V}$；$D_2$ 之陰極電壓為 $2.7\ \mathrm{V}$，其順向電壓 $V_{D2} = 1\ \mathrm{V} - 2.7\ \mathrm{V} = -1.7\ \mathrm{V} < 0.7\ \mathrm{V}$，確定截止。
• 電阻電流為： $i = \frac{V_i - V_x}{R_1} = \frac{V_i - 2.7\ \mathrm{V}}{1\ \mathrm{k}\Omega} = (V_i - 2.7)\ \mathrm{mA}$
• 導通臨界條件為 $i \ge 0$，故適用區間為 $V_i \ge 2.7\ \mathrm{V}$。
• 當 $V_i = +5\ \mathrm{V}$ 時： $i = \frac{5 - 2.7}{1} = 2.3\ \mathrm{mA}$

區間二：$D_1$ 截止、$D_2$ 截止（中間死區）

• 當節點電壓未達任一二極體的導通門檻時，兩支路皆等效為開路。
• 因開路無分流，流經電阻 $R_1$ 之電流為零： $i = 0\ \mathrm{mA}$
• 節點電壓等於輸入電壓： $V_x = V_i - i \cdot R_1 = V_i$
• 檢驗兩二極體截止條件：
• $D_1$ 截止：$V_{D1} = V_x - V_{B1} = V_i - 2\ \mathrm{V} < 0.7\ \mathrm{V} \implies V_i < 2.7\ \mathrm{V}$
• $D_2$ 截止：$V_{D2} = V_{B2} - V_x = 1\ \mathrm{V} - V_i < 0.7\ \mathrm{V} \implies V_i > 0.3\ \mathrm{V}$
• 適用區間為： $0.3\ \mathrm{V} \le V_i \le 2.7\ \mathrm{V}$

區間三：$D_1$ 截止、$D_2$ 導通（低電壓區）

• 導通條件：節點電壓 $V_x$ 欲降至低於 $V_{B2} - V_{D,\mathrm{on}}$。 $V_x = V_{B2} - V_{D,\mathrm{on}} = 1\ \mathrm{V} - 0.7\ \mathrm{V} = 0.3\ \mathrm{V}$
• 此時 $D_2$ 導通並將節點箝位於 $0.3\ \mathrm{V}$；

核心觀念

本題旨在評量 MOSFET「共汲極放大器」（Common-Drain Amplifier，又稱「源極隨耦器」Source Follower）之小訊號模型推導與電壓增益分析。主要涵蓋以下核心觀念與公式：

1. 小訊號等效電路分析：

• 轉導（Transconductance）：$g_m = \dfrac{\partial i_D}{\partial v_{GS}}$，題目已給定 $g_m = 10\ \mathrm{mA/V}$。
• 忽略通道長度調變效應（$\lambda = 0$）：輸出電阻 $r_o = \dfrac{1}{\lambda I_D} \to \infty$。
• 忽略基底效應（Body Effect）：$g_{mb} = 0$。

2. 汲極電阻 $R_D$ 之影響性判斷：

• 在 $r_o \to \infty$ 的條件下，MOSFET 汲極電流完全由閘源極控制電壓 $v_{gs}$ 決定，汲極端電壓的變動不會反饋影響汲極電流。因此，汲極所串接之電阻 $R_D$ 不會影響源極輸出電壓 $V_o$ 與小訊號增益。

3. 電壓增益公式：

• 輸入端 $V_i$ 位於閘極，輸出端 $V_o$ 位於源極，源極對地負載電阻為 $R_1$。
• 源極隨耦器之電壓增益理論式為： $A_v = \frac{V_o}{V_i} = \frac{g_m R_1}{1 + g_m R_1}$

解題方法

1. 直流工作點驗證（確認操作於飽和區）：

• 電晶體電流 $I_{D1} = 1\ \mathrm{mA}$，轉導 $g_m = 10\ \mathrm{mA/V}$。
• 過驅動電壓（Overdrive Voltage）$V_{OV}$： $g_m = \frac{2 I_D}{V_{OV}} \implies V_{OV} = V_{GS} - V_{TH} = \frac{2 \times 1\ \mathrm{mA}}{10\ \mathrm{mA/V}} = 0.2\ \mathrm{V}$
• 源極直流電位 $V_S$： $V_S = I_D \times R_1 = 1\ \mathrm{mA} \times 100\ \Omega = 0.1\ \mathrm{V}$
• 閘極直流電位 $V_G$： $V_G = V_S + V_{GS} = V_S + (V_{TH} + V_{OV}) = 0.1\ \mathrm{V} + (0.6\ \mathrm{V} + 0.2\ \mathrm{V}) = 0.9\ \mathrm{V}$
• 汲極直流電位 $V_D = V_{DD} - I_D R_D = 1.8\ \mathrm{V} - (1\ \mathrm{mA}) R_D$。
• 電晶體維持於飽和區之條件為 $V_{DS} \ge V_{OV} = 0.2\ \mathrm{V}$，即 $V_D - V_S \ge 0.2\ \mathrm{V} \implies V_D \ge 0.3\ \mathrm{V}$。此條件在 $R_D \le 1.5\ \mathrm{k}\Omega$ 下均成立。

2. 建立小訊號等效電路與推導：

• 直流電源 $V_{DD}$ 於交流小訊號分析中視為交流接地（AC ground）。
• 輸入小訊號電壓施加於閘極：$v_g = V_i$。
• 輸出小訊號電壓取自源極：$v_s = V_o$。
• 閘源極間小訊號控制電壓： $v_{gs} = v_g - v_s = V_i - V_o$

核心觀念

本題為經典的具 T 型回授網路之反相運算放大器（Inverting Amplifier with T-Network Feedback）​電路分析。解題的核心觀念與理論依據如下：

1. 理想運算放大器（Ideal Op-Amp）特性：

• 輸入阻抗無限大（$R_{in(op)} \to \infty$）：流入反相輸入端與非反相輸入端的電流為零，即 $I^- = I^+ = 0$。
• 開迴路增益無限大（$A_{OL} \to \infty$）：在負回授穩定工作下，兩輸入端呈現「虛短路（Virtual Short）」。由於非反相端接地（$V^+ = 0\text{ V}$），反相輸入端形成「虛接地（Virtual Ground）」，即 $V^- = V^+ = 0\text{ V}$。

2. 輸入電阻定義： 訊號源端所見之等效輸入電阻定義為訊號源電壓對訊號源流出電流之比值，即 $R_{in} \equiv \frac{V_i}{I_i}$。
3. 電路分析法： 利用反相端之虛接地特性，配合克希荷夫電流定律（KCL）與節點電壓法，逐步推導中間節點電壓與輸出電壓之關係。

解題方法

圖中電路組態：運算放大器非反相端（$+$）接地，輸入電壓 $V_i$ 經電阻 $R_1$ 連接至反相端（$-$）；回授路徑由 $R_2$、$R_3$、$R_4$ 構成 T 型網路，其中 $R_2$ 連接於反相端與中間節點 $X$ 之間，$R_3$ 連接於節點 $X$ 與地之間，$R_4$ 連接於節點 $X$ 與輸出端 $V_o$ 之間。

（一）求解輸入電阻 $R_{in}$

1. 運算放大器處於負回授閉迴路線性工作區，且非反相端接地（$V^+ = 0\text{ V}$），根據虛接地概念： $V^- = 0\text{ V}$
2. 由輸入電壓源 $V_i$ 流入電阻 $R_1$ 之輸入電流 $I_i$ 為： $I_i = \frac{V_i - V^-}{R_1} = \frac{V_i - 0}{R_1} = \frac{V_i}{R_1}$
3. 依據輸入電阻定義，由訊號端看入之輸入電阻為： $R_{in} = \frac{V_i}{I_i} = R_1$

（二）求解電壓增益 $A_v = \frac{V_o}{V_i}$

1. 求中間節點 $X$ 的電壓 $V_X$： 因理想運算放大器輸入端不抽汲電流（$I^- = 0$），輸入電流 $I_i$ 全數流經 $R_2$ 進入節點 $X$： $I_{R2} = I_i = \frac{V_i}{R_1}$ 由反相端經 $R_2$ 計算節點 $X$ 之電位： $V_X = V^- - I_{R2} \cdot R_2 = 0 - \left(\frac{V_i}{R_1}\right) R_2 = -\frac{R_2}{R_1} V_i$

2. 計算流經各電阻之電流：

• 流經分流接地電阻 $R_3$ 之電流（方向取由節點 $X$ 流向接地端）： $I_{R3} = \frac{V_X - 0}{R_3} = \frac{V_X}{R_3} = -\frac{R_2}{R_1 R_3} V_i$
• 對節點 $X$ 列寫克希荷夫電流定律（KCL），流入節點之電流等於流出節點之電流： $I_{R2} = I_{R3} + I_{R4}$ 整理可得流經回授電阻 $R_4$（由節點 $X$ 流向輸出端 $V_o$）的電流 $I_{R4}$： $I_{R4} = I_{R2} - I_{R3} = \frac{V_i}{R_1} - \left(-\frac{R_2}{R_1 R_3} V_i\right) = \frac{V_i}{R_1} \left(1 + \frac{R_2}{R_3}\right)$

核心觀念

本題主要測驗「雙載子接面電晶體（BJT）疊接差動放大器（Cascode Differential Amplifier）」之小訊號分析能力，核心觀念包含：

1. 疊接架構特性：由共射極（CE）差動對 $Q_1, Q_2$ 作為跨導輸入級，搭配共基極（CB）級 $Q_3, Q_4$ 形成疊接架構。共基極級具備單位電流增益（電流傳遞比為 $\alpha \approx 1$），可維持差模增益並大幅降低輸入端的米勒效應（Miller effect）。
2. 射極退化差動對：射極串聯電阻 $R_E$ 提供負回授，提高線性輸入範圍與輸入電阻，半電路之等效跨導為 $G_m = \frac{\alpha}{r_e + R_E}$。
3. 差模半電路分析（Differential Half-Circuit）：差模激勵下，電路對稱軸（尾端電流源節點）電位固定，交流視為虛接地（Virtual Ground）。
4. 共模抑制與理想電流源：共模激勵下，尾端電流源交流等效電阻為 $R_{EE}$。當題目給定「電流源為理想」時，$R_{EE} \to \infty$，使得共模信號電流無法流動，共模增益恆為零。

解題方法

一、小訊號參數計算

根據題目給定條件：

• 轉導 $g_m = 10\ \mathrm{mA/V}$
• 電流增益 $\beta = 100$
• 負載電阻 $R_C = 500\ \Omega$
• 射極電阻 $R_E = 100\ \Omega$

計算共基極電流增益 $\alpha$ 與射極動態電阻 $r_e$： $\alpha = \frac{\beta}{\beta + 1} = \frac{100}{101} \approx 0.9901$ $r_e = \frac{\alpha}{g_m} = \frac{100}{101} \times \frac{1}{10\ \mathrm{mA/V}} = \frac{100}{101} \times 100\ \Omega \approx 99.01\ \Omega$ （工程快速分析通常取近似值 $\alpha \approx 1$，$r_e \approx \frac{1}{g_m} = \frac{1}{10\ \mathrm{mA/V}} = 100\ \Omega$）

二、（一）差模電壓增益（不計正負號）

1. 差模半電路模型建立： 定義差模輸入電壓 $v_{id} = V_{i1} - V_{i2}$，在對稱驅動下： $v_{i1} = +\frac{v_{id}}{2},\quad v_{i2} = -\frac{v_{id}}{2}$ 尾端電流源連接點為差模虛接地（$v = 0\ \mathrm{V}$）。 以左半側電路為例，$Q_1$ 射極至虛接地之總交流電阻為 $r_{e1} + R_E$。

2. 小訊號電流推導： 輸入電壓在 $Q_1$ 射極產生的信號電流為： $i_{e1} = \frac{\frac{v_{id}}{2}}{r_{e1} + R_E}$ $Q_1$ 集極信號電流為： $i_{c1} = \alpha_1 i_{e1} = \alpha \frac{\frac{v_{id}}{2}}{r_e + R_E}$ $Q_3$ 為共基極組態，其基極交流接地，射極接收來自 $Q_1$ 的集極電流（$i_{e3} = i_{c1}$），$Q_3$ 集極輸出電流為： $i_{c3} = \alpha_3 i_{e3} = \alpha^2 \frac{\frac{v_{id}}{2}}{r_e + R_E}$ 同理，右半側 $Q_4$ 之集極電流為： $i_{c4} = -\alpha^2 \frac{\frac{v_{id}}{2}}{r_e + R_E}$

3. 計算差模電壓增益：

• 若輸出 $V_o$ 為單端輸出（Single-ended Output，取自單一集極對地，考卷圖形最常見之形式）： 輸出電壓大小為： $|v_o| = |i_{c4}| R_C = \alpha^2 \frac{R_C}{2(r_e + R_E)} v_{id}$ 差模電壓增益大小為：

核心觀念

本題考查數位積體電路中 CMOS 邏輯閘的互補對偶設計原理（CMOS Duality） 與 布林代數（Boolean Algebra）之迪摩根定律（De Morgan's Laws）。

1. CMOS 電路結構與互補特性：

• 靜態 CMOS 邏輯閘由兩部分組成：位於電源 $V_{DD}$ 與輸出端之間的 PMOS 上拉網路（Pull-Up Network, PUN），以及位於輸出端與接地端（$GND$）之間的 NMOS 下拉網路（Pull-Down Network, PDN）。
• PMOS 與 NMOS 在導通行為及電路拓撲上互為對偶（Dual）：
• PMOS 為低電位導通（輸入為 0 時導通）。
• NMOS 為高電位導通（輸入為 1 時導通）。
• PUN 中元件的串聯（Series），對應 PDN 中元件的並聯（Parallel）。
• PUN 中元件的並聯（Parallel），對應 PDN 中元件的串聯（Series）。

2. 布林邏輯與導通函數：

• PUN 導通時將輸出拉至高電位（邏輯 1），其邏輯函數 $Y$ 由 PMOS 導通條件決定。
• PDN 導通時將輸出拉至低電位（邏輯 0），其導通條件對應反相輸出 $\overline{Y}$。
• 利用迪摩根定律轉換互補關係： $\overline{X_1 + X_2} = \overline{X_1} \cdot \overline{X_2}$ $\overline{X_1 \cdot X_2} = \overline{X_1} + \overline{X_2}$

解題方法

1. 考卷原圖電路結構說明

依據考卷原題圖形，PMOS 上拉網路（PUN）連接於電源 $V_{DD}$ 與輸出端 $Y$ 之間，電路包含兩條並聯分支：

• 第一分支：由輸入訊號為 $A$ 與 $B$ 的兩顆 PMOS 串聯而成。
• 第二分支：由輸入訊號為 $C$ 與 $D$ 的兩顆 PMOS 串聯而成。

2. 求此電路的函數關係

推導輸出布林函數可由 PMOS 導通條件直接求解，亦可由 NMOS 導通條件進行互補驗證：

• 由 PMOS 網路導通條件推導： PMOS 於閘極為 0 時導通（導通變數為 $\overline{\text{訊號}}$）。

• 第一分支導通條件：$A=0$ 且 $B=0$，即傳遞函數為 $\overline{A} \cdot \overline{B}$。

• 第二分支導通條件：$C=0$ 且 $D=0$，即傳遞函數為 $\overline{C} \cdot \overline{D}$。

• 兩分支並聯，任一分支導通皆可將輸出端 $Y$ 上拉至 $V_{DD}$（輸出為 1）： $Y = (\overline{A} \cdot \overline{B}) + (\overline{C} \cdot \overline{D})$

• 應用迪摩根定律化簡： $\overline{A} \cdot \overline{B} = \overline{A + B}$ $\overline{C} \cdot \overline{D} = \overline{C + D}$ $Y = \overline{A + B} + \overline{C + D} = \overline{(A + B)(C + D)}$

• 若將式子展開為積之和（SOP）後反相： $(A + B)(C + D) = AC + AD + BC + BD$ $Y = \overline{AC + AD + BC + BD}$

• 由 NMOS 下拉網路驗證： NMOS 網路導通時將輸出拉至接地端（$Y=0$），故 PDN 導通函數為 $\overline{Y}$。 PDN 導通條件為第一組並聯 $(A + B)$ 導通且第二組並聯 $(C + D)$ 導通： $\overline{Y} = (A + B)(C + D)$ 取布林補數得： $Y = \overline{(A + B)(C + D)}$ 兩者推導結果完全一致。