113 年專技高考高等考試電子工程技師考古題與詳解

Question 1

圖一為一放大器，已知 $V{CC}=+5.5\ \mathrm{V}$，電晶體 $\beta=24$，$ro	o\infty$，電晶體熱電壓 $VT=24\ \mathrm{mV}$，$RS=2\ \mathrm{k\Omega}$，$RB=25\ \mathrm{k\Omega}$，$RC=1.2\ \mathrm{k\Omega}$，$RE=1\ \mathrm{k\Omega}$，$RL=6\ \mathrm{k\Omega}$。 求算偏壓電流 $I{CQ}$ 以及小訊號電壓增益 $Av=vo/vs$。 🖼️【此處有附圖，請對照原卷】

Accepted Answer

核心觀念 圖一是射極旁路的共射極放大器，且偏壓電阻 $RB$ 接在集極與基極之間。直流分析時，電容視為開路；小訊號中頻分析時，耦合電容與射極旁路電容視為短路。 題目未給 $V{BE}$，以下採用矽晶體管常用近似 $V{BE}=0.7\ \mathrm{V}$。偏壓電流關係為 $IC=\beta IB$、$IE=(\beta+1)IB$；小訊號參數為 $gm=IC/VT$、$r\pi=\beta/gm$。 解題方法 一、求直流偏壓電流 輸入耦合電容在直流下開路，因此訊號源不影響偏壓。基極電流由集極經 $RB$ 提供，故流過 $RC$ 的電流為 $IC+IB=(\beta+1)IB$。 由集極電壓分別沿 $RC$ 支路及 $RB$、射極支路表示： $$ V{CC}-(\beta+1)IB RC = V{BE}+IB RB+(\beta+1)IB RE $$ 因此 $$ IB= \frac{V{CC}-V{BE}} {RB+(\beta+1)(RC+RE)} = \frac{5.5-0.7} {25\,\mathrm{k}\Omega+25(1.2+1)\,\mathrm{k}\Omega} =60\ \mu\mathrm{A} $$ $$ I{CQ}=\beta IB=24(60\ \mu\mathrm{A})=1.44\ \mathrm{mA} $$ 可驗算 $VC=5.5-(25)(60\ \mu\mathrm{A})(1.2\ \mathrm{k}\Omega)=3.7\ \mathrm{V}$，$VE=(25)(60\ \mu\mathrm{A})(1\ \mathrm{k}\Omega)=1.5\ \mathrm{V}$，故 $V{CE}=2.2\ \mathrm{V}$，晶體管處於放大區。 二、求小訊號電壓增益 射極旁路電容使射極成為交流接地。由偏壓電流求小訊號參數： $$ gm=\frac{I{CQ}}{VT} =\frac{1.44\ \mathrm{mA}}{24\ \mathrm{mV}} =0.06\ \mathrm{S} $$

Question 2

積體電路（IC）放大器含三級放大器，如圖二所示，圓圈內數字為接腳編號。

已知電壓增益 $A_1=-10\ \mathrm{V/V}$ 、 $A_2=-999\ \mathrm{V/V}$ 、 $A_3=+1\ \mathrm{V/V}$ ， $R_{in}=1\ \mathrm{M\Omega}$ ，

$Z_{o1}=R_{o1}\mathbin{//}C_{o1},\qquad Z_{o2}=R_{o2}\mathbin{//}C_{o2}$

$R_{i2}=4R_{o1}=100\ \mathrm{k\Omega},\qquad R_{i3}=4R_{o2}=10\ \mathrm{k\Omega}$

$R_{o3}=R_L=1\ \mathrm{k\Omega},\qquad C_{o1}=5C_{o2}=5\ \mathrm{pF}$

以最小值之外接電容 $C$ ，設計 $A_v=v_o/v_{in}$ 頻率響應之高頻 $3\ \mathrm{dB}$ 極點落於 $\omega_p=10^5\ \mathrm{rad/sec}$ 。

求算低頻之電壓增益 $A_v=v_o/v_{in}$ 。電容 $C$ 應接於何處？說明其理由，並求算該電容之值。

🖼️【此處有附圖，請對照原卷】

Accepted Answer

核心觀念

本題考查三級放大器的負載效應，以及跨級補償電容的米勒效應。各級的電壓增益須先計入下一級輸入電阻或負載造成的分壓；外接電容跨接高增益反相級的輸入與輸出時，會在輸入端形成放大的等效電容，因而能用較小的電容把高頻 $3\ \mathrm{dB}$ 極點降至指定位置。

解題方法

先由題目給定的電阻關係求出：

R_{o1}=\frac{R_{i2}}{4}=25\ \mathrm{k\Omega},\qquad R_{o2}=\frac{R_{i3}}{4}=2.5\ \mathrm{k\Omega}

且 $C_{o1}=5\ \mathrm{pF}$ 、 $C_{o2}=1\ \mathrm{pF}$ 。

低頻電壓增益

低頻時電容視為開路，各級增益依負載分壓計算：

A_{v1}=A_1\frac{R_{i2}}{R_{o1}+R_{i2}} =-10\frac{100}{25+100}=-8

A_{v2}=A_2\frac{R_{i3}}{R_{o2}+R_{i3}} =-999\frac{10}{2.5+10}=-799.2

A_{v3}=A_3\frac{R_L}{R_{o3}+R_L} =1\frac{1}{1+1}=0.5

因此

A_v(0)=A_{v1}A_{v2}A_{v3} =(-8)(-799.2)(0.5)=+3196.8\ \mathrm{V/V}

電容位置與極點設計

要以最小外接電容達成指定極點，將 $C$ 跨接在第二級輸入、輸出，也就是第 3 腳與第 4 腳之間。第二級的負載後增益為 $-799.2$ ，跨接電容在輸入端產生約 $1+799.2=800.2$ 倍的米勒等效電容，遠大於直接接地時的效果，因此所需外接電容最小。

令

Question 3

圖三（a）中，MOSFET 參數為 $$kn'=2.5kp'=250\ \mu\mathrm{A/V^2},\qquad V{tn}=-V{tp}=0.5\ \mathrm{V}$$ 各晶體之 $(W/L)$ 值以及 NMOS 電流 $iD$ 公式如圖三（b）所示。$V{DD}=V{SS}=2.5\ \mathrm{V}$，$vS$ 為小訊號輸入。 當 $vS=0$ 時，求算 $i{D1}$、$i{D5}$，與 $Q5$、$Q6$ 間極之電位差 $$V{GG}=V{G5}-V{G6}$$ 當 $vS0$ 且 $iL=9\ \mathrm{mA}$，此電流完全由 $Q5$ 供應，所對應 $vo$ 之上限值為何？ 🖼️【此處有附圖，請對照原卷】

Accepted Answer

核心觀念

本題考查 MOSFET 飽和區平方律、二極體接法 MOSFET 的偏壓，以及 PMOS 電流源的輸出電壓範圍。

飽和區電流大小為

I_D=\frac{1}{2}k'(W/L)V_{\mathrm{OV}}^2,\qquad V_{\mathrm{OV}}=V_{GS}-V_{tn}

PMOS 則以 $V_{SG}$ 與 $|V_{tp}|$ 計算過驅電壓。二極體接法的 MOSFET，其閘極與汲極相接，可用平方律求出 $V_{GS}$ ；圖中 $Q_1$ 、 $Q_2$ 的尺寸相同，因此形成 1:1 電流鏡。

解題方法

1. 求 $i_{D1}$ 與 $i_{D2}$

$Q_1$ 為二極體接法 PMOS。令其閘極、汲極電壓為 $V_X$ ，電阻電流等於 $Q_1$ 的汲極電流：

i_{D1}=\frac{V_X}{9\,\mathrm{k\Omega}}

$Q_1$ 的過驅電壓為

V_{\mathrm{OV1}}=V_{SG1}-|V_{tp}|=(2.5-V_X)-0.5=2.0-V_X

由 $k_p'=100\,\mu\mathrm{A/V^2}$ 、 $(W/L)_1=100$ ：

i_{D1} =\frac{1}{2}(100\,\mu\mathrm{A/V^2})(100)(2.0-V_X)^2 =5\,\mathrm{mA/V^2}(2.0-V_X)^2

代入 $V_X=9\,\mathrm{k\Omega}\,i_{D1}$ ，得

V_X=45(2.0-V_X)^2

解得 $V_X=1.8\,\mathrm{V}$ ，因此

\boxed{i_{D1}=0.20\,\mathrm{mA}}

$Q_1$ 、 $Q_2$ 尺寸相同且共閘極，故電流鏡輸出

i_{D2}=i_{D1}=0.20\,\mathrm{mA}

在 $v_S=0$ 時，這也是串接的 $Q_3$ 、 $Q_4$ 電流。

2. 求 $V_{GG}$ 與 $i_{D5}$

$Q_4$ 、 $Q_3$ 為二極體接法，且兩者電流均為 $0.20\,\mathrm{mA}$ 。由 $Q_4$ 的 $(W/L)_4=100$ ：

V_{GS4} =0.5+\sqrt{\frac{0.20\,\mathrm{mA}} {\frac{1}{2}(250\,\mu\mathrm{A/V^2})(100)}} =0.6265\,\mathrm{V}

由 $Q_3$ 的 $(W/L)_3=40$ ：

Question 4

運算放大器（OPAmp）之輸出電阻 $Ro=0$，開路增益為 $A$，輸入電阻為 $Ri$，並以此 OPamp 設計回授放大器，如圖四（a）所示；其閉迴路增益 $Av$ 與輸入電阻 $Zs$（不含 $R1$）之定義如圖四（b）所示。 此放大器之回授為正或負？推導圖四（b）中 $Ax$ 與 $Rx$ 之數學式，兩者均為 $A$ 與 $Ri$ 的函數。 🖼️【此處有附圖，請對照原卷】

Accepted Answer

核心觀念 此題考查負回授的判斷，以及有限開迴路增益 $A$、有限輸入電阻 $Ri$ 時，反相放大器的閉迴路增益與輸入電阻。依圖，非反相端接地，故理想化的受控輸出為 $vo=A(0-v-)$；輸入電阻 $Ri$ 接在反相端與地之間。 解題方法 令反相端電壓為 $v-$。由受控電壓源， $$ vo=-A v-. $$ 因此，若 $vo$ 上升，經 $R2$ 使 $v-$ 上升，受控源則使 $vo$ 下降，形成負回授。 由反相端節點的 KCL： $$ \frac{vs-v-}{R1} = \frac{v- - vo}{R2}+\frac{v-}{Ri}. $$ 代入 $vo=-A v-$，得 $$ \frac{vs-v-}{R1} = \frac{(A+1)v-}{R2}+\frac{v-}{Ri}. $$ 整理後， $$ \frac{vo}{vs} = -\frac{A}{A+1+\dfrac{R2}{R1}+\dfrac{R2}{Ri}} = -\frac{R2}{R1}Ax. $$ 所以 $$ \boxed{ Ax=\frac{A}{A+1+\dfrac{R2}{R1}+\dfrac{R2}{Ri}} }. $$ 再求圖中定義的 $Zs$。令 $vs=0$，由反相端看入電路時，$Ri$ 接地；經 $R2$ 的電流為

Question 5

圖五（a）與圖五（b）之數位輸入分別為 $A$、$B$ 與 $X$、$Y$，兩電路之輸出為 $Q$ 與 $\overline{Q}$。 請建立 $A$、$B$ 與 $Q$ 關係之真值表。 請建立 $X$、$Y$ 與 $Q$ 關係之真值表。 兩電路的操作功能類似 SR 閂鎖（SR latch），$S=\mathrm{set}$（設定），$R=\mathrm{reset}$（重置）。選定圖五（a）、（b）兩電路的輸出 $Q$ 與 SR latch 的輸出 $Q$ 完全相同，則 $A$、$B$、$X$、$Y$ 各與 $S$、$R$ 的關係為何？ 🖼️【此處有附圖，請對照原卷】

Accepted Answer

核心觀念

本題考查交互回授邏輯閘形成的 SR 閂鎖，以及 NAND 型與 NOR 型閂鎖的輸入有效電位差異。表中的 $Q^+$ 表示輸入作用後的輸出； $Q_{\text{前}}$ 表示原本的輸出狀態。

NAND 閂鎖的輸入為低電位有效；NOR 閂鎖的輸入為高電位有效。兩者的「保持」與「禁止」輸入組合也不同。

解題方法

圖五（a）：交互回授 NAND 閘

依電路連線可寫成：

Q^+=\overline{A\cdot \overline{Q}},\qquad \overline{Q}^{+}=\overline{B\cdot Q}

逐一代入 $A,B$ ：

$A$	$B$	$Q^+$	功能
0	0	1	禁止狀態； $Q=\overline{Q}=1$
0	1	1	設定（set）
1	0	0	重置（reset）
1	1	$Q_{\text{前}}$	保持（hold）

例如 $A=0$ 時，上方 NAND 輸出被固定為 $Q=1$ ；若同時 $B=1$ ，下方 NAND 輸出為 $\overline{Q}=0$ ，因此輸出進入設定狀態。 $A=B=0$ 時兩個 NAND 輸出都為 1，失去互補關係，因此是禁止狀態。

圖五（b）：交互回授 NOR 閘

依電路連線可寫成：

Q^+=\overline{X+\overline{Q}},\qquad \overline{Q}^{+}=\overline{Y+Q}

逐一代入 $X,Y$ ：

🔒

後續完整解題步驟與【答案】

免費註冊，享 3 天全站完整詳解閱覽。

免費註冊

113 專技高考高等考試電子工程技師電子學考古題詳解

第一題20 分

核心觀念

解題方法

第二題20 分

核心觀念

解題方法

低頻電壓增益

電容位置與極點設計

第三題20 分

核心觀念

解題方法

1. 求 $i_{D1}$ 與 $i_{D2}$

2. 求 $V_{GG}$ 與 $i_{D5}$

第四題20 分

第五題20 分

核心觀念

解題方法

圖五（a）：交互回授 NAND 閘

圖五（b）：交互回授 NOR 閘

其他考古題

113 年電子工程技師的其他科目

電子工程技師《電子學》其他年度

113 年專技高考高等考試・其他類科的《電子學》

113 專技高考高等考試 電子工程技師 電子學 考古題詳解

第 一 題20 分

核心觀念

解題方法

第 二 題20 分

核心觀念

解題方法

低頻電壓增益

電容位置與極點設計

第 三 題20 分

核心觀念

解題方法

1. 求 iD1i_{D1}iD1​ 與 iD2i_{D2}iD2​

2. 求 VGGV_{GG}VGG​ 與 iD5i_{D5}iD5​

第 四 題20 分

第 五 題20 分

核心觀念

解題方法

圖五（a）：交互回授 NAND 閘

圖五（b）：交互回授 NOR 閘

其他考古題

113 年電子工程技師的其他科目

電子工程技師《電子學》其他年度

113 年專技高考高等考試・其他類科的《電子學》

113 專技高考高等考試電子工程技師電子學考古題詳解

第一題20 分

第二題20 分

第三題20 分

1. 求 $i_{D1}$ 與 $i_{D2}$

2. 求 $V_{GG}$ 與 $i_{D5}$

第四題20 分

第五題20 分