114 專技高考高等考試 電子工程技師 電子學 考古題詳解

核心觀念

本題考查運算放大器與二極體組成的精密全波整流電路。二極體導通時，運算放大器透過負回授調整輸出，使輸出節點符合回授條件；二極體截止時，該運算放大器的輸出與負載端隔離，由另一支路決定 $v_o$。

二極體導通期間，理想運算放大器在線性負回授下滿足 $v_+\approx v_-$，且輸入端電流為零。圖中 $R_1=R_2=10\,\mathrm{k}\Omega$，因此反相放大支路的增益為

解題方法

依序判斷兩顆二極體的導通狀態，再用導通支路的回授關係求 $v_o$。$D_1$ 導通時，Op1 將輸入電壓回授至輸出端；$D_2$ 導通時，Op2 形成反相放大器。

(1) 正、負輸入時的電路運作

當 $v_i>0$：

Op1 的正相輸入為正，會使 $D_1$ 導通。此時輸出端經 $D_1$ 回授至 Op1 的反相輸入，形成電壓跟隨器，因此

Op2 的反相輸入端經 $R_1$、$R_2$ 接收正電壓，Op2 輸出轉為負向，使 $D_2$ 截止。此時由 Op1 支路決定輸出。

當 $v_i<0$：

核心觀念

這題考 BJT 共射極放大器的中頻小訊號分析。中頻時，耦合電容與圖中的射極電容視為短路；直流偏壓電流源在小訊號等效電路中視為開路。忽略 Early effect，代表 $r_o=\infty$。

小訊號模型使用

圖中的 $R_i$ 是由電晶體基極端往內看的輸入電阻，不包含訊號源串聯的 $10\,\mathrm{k}\Omega$ 電阻。

解題方法

1. 求 $g_m$ 與 $r_\pi$

直流電流源設定射極電流 $I_E=0.2\,\mathrm{mA}$，因此

所以

2. 小訊號等效電路與 $R_i$

中頻小訊號等效電路如下。射極電容短路後，射極經 $0.125\,\mathrm{k}\Omega$ 電阻接交流地；集極電阻與負載也都接交流地。

 Rc = 10 kΩ
交流地 ────/\/\/\────┐
 ├──── vo
 RL = 10 kΩ│
交流地 ────/\/\/\────┘
 ↓ gm·vπ
 │
vs ── Rs=10 kΩ ──● b │
 │ ● e
 rπ │
 │ /\/\/\ Re = 0.125 kΩ
 └──│
 交流地

基極輸入電阻包含射極電阻的反映值：

核心觀念

本題考查 MOSFET 汲極至閘極回授偏壓，以及共源放大器的小訊號分析。

直流分析時，耦合電容視為開路；閘極電流為零，因此 $10\,\mathrm{M}\Omega$ 回授電阻沒有直流壓降，故 $V_G=V_D$。小訊號分析時，耦合電容視為短路，$+15\,\mathrm{V}$ 電源為交流接地；又因題目給定 $V_A=50\,\mathrm{V}$，小訊號模型須納入 $r_o=V_A/I_D$。

解題方法

(1) 直流偏壓工作點

源極接地，且直流時 $V_G=V_D$，所以 $V_{GS}=V_{DS}=V_D$。若 MOSFET 工作於飽和區，電流為

令過驅電壓 $V_{OV}=V_D-V_T$。由汲極電阻的直流電流關係，

以 $I_D$ 的單位為 $\mathrm{mA}$ 表示，代入 $V_T=1.5\,\mathrm{V}$ 及 $k'_n(W/L)=0.25\,\mathrm{mA/V^2}$：

又 $V_D=15-10I_D$，因此

解得符合 $V_{OV}>0$ 的根為

因此

飽和區條件為 $V_{DS}\ge V_{OV}$。此處 $V_{DS}=4.411\,\mathrm{V}$、$V_{OV}=2.911\,\mathrm{V}$，條件成立。

(2) 小訊號等效電路、輸入電阻與增益

小訊號參數為

核心觀念

此電路是單位增益 Sallen–Key 二階濾波器。理想運算放大器接成電壓跟隨器，因此輸出電壓等於非反相端電壓，且輸入端不吸收電流。利用兩個 RC 節點的 KCL，可求出轉移函數，再由分母係數判斷自然頻率、品質因數與波德圖漸近線。

解題方法

令 $V_A$ 為 $R_1$、$R_2$、$C_1$ 相接的節點電壓，$V_B$ 為運算放大器非反相端電壓。由電壓跟隨器關係，

在 $V_B$ 節點套用 KCL：

在 $V_A$ 節點套用 KCL：

代入 $V_o=V_B$ 及 $V_A=V_B(1+sR_2C_2)$，得

因此轉移函數為

分母含有兩個極點，且 $H(0)=1$、高頻增益趨近於零，因此此電路是二階低通濾波器。

代入元件數值與波德圖

代入

得到

與標準二階低通形式

比較可得

這是二階 Butterworth 低通響應。通帶增益為 $1$，即 $0\,\mathrm{dB}$；截止頻率處的實際增益為 $1/\sqrt{2}$，即 $-3\,\mathrm{dB}$。

大小圖漸近線

核心觀念

CMOS 邏輯電路由上方的 PMOS 上拉網路與下方的 NMOS 下拉網路構成：

• PMOS 的閘極為低電位時導通。
• NMOS 的閘極為高電位時導通。
• 輸出 $Y$ 在上拉網路導通時為 $1$；在下拉網路導通時為 $0$。

圖中的兩個 PMOS 串聯支路彼此並聯，兩個 NMOS 串聯支路也彼此並聯。串聯代表條件相乘（AND），並聯代表條件相加（OR）。

解題方法

先分別判斷上拉網路與下拉網路的導通條件。

上拉網路：

左側串聯支路由 $Q_{P1}$、$Q_{P2}$ 組成，其閘極分別接 $\overline A$、$B$。PMOS 導通條件為閘極低，因此此支路導通條件為

右側串聯支路由 $Q_{P3}$、$Q_{P4}$ 組成，閘極分別接 $A$、$\overline B$，導通條件為

兩支路並聯，所以輸出被上拉的條件為

下拉網路：

左側串聯支路由 $Q_{N1}$、$Q_{N2}$ 組成，閘極分別接 $A$、$B$，導通條件為 $AB$。